Motorola CMOS Logic Manual page 362

V DD
16
A
Q
B
V OH
RESET
Q
8 V SS
Figure 1. Output Source Current Test Circuit
V DD
500 pF I D
R X
C X
V in
A
B
RESET
A
B
RESET
R X
C X
A
PULSE
GENERATOR
B
RESET
PULSE
GENERATOR
A
B
PULSE
GENERATOR
RESET
MC14528B
6–324
OPEN
I OH
m
0.1 F
CERAMIC
R X
C X
Q
C L
Q
C L
Q
C L
Q
C L
V SS
Figure 3. Power Dissipation Test Circuit and Waveforms
V DD
*C X = 15 pF
*C L = 15 pF
R X
R X = 5.0 k
C X
Q
C L
Q
C L
Q
C L
Q
C L
V SS
Figure 4. AC Test Circuit
Figure 2. Output Sink Current Test Circuit
20 ns
90%
10%
V in
DUTY CYCLE = 50%
Î Î Î Î Î Î Î Î Î Î Î Î Î Î
INPUT CONNECTIONS
Î Î Î Î Î Î Î Î Î Î Î Î Î Î
Characteristics
W
t PLH , t PHL , t TLH , t THL
t W
t PLH , t PHL , t TLH , t THL
t W
t PLH(R) , t PHL(R) , t W
* Includes capacitance of probes,
wiring, and fixture parasitic.
NOTE: AC test waveforms for
PG1, PG2, and PG3 on
next page.
MOTOROLA CMOS LOGIC DATA
V DD
16
I OL
A
Q
V OL
B
RESET OPEN
Q
8 V SS
20 ns
V DD
0 V
Reset A B
V DD PG1 V DD
V DD V SS PG2
PG3 PG1 PG2
PG1 =
PG2 =
PG3 =