Advertisement
MOTOROLA
SEMICONDUCTOR TECHNICAL DATA
Quad Type D Flip-Flop
The MC14175B quad type D flip–flop is constructed with MOS P–channel
and N–channel enhancement mode devices in a single monolithic structure.
Each of the four flip–flops is positive–edge triggered by a common clock
input (C). An active–low reset input (R) asynchronously resets all flip–flops.
Each flip–flop has independent Data (D) inputs and complementary outputs
(Q and Q). These devices may be used as shift register elements or as type
T flip–flops for counter and toggle applications.
Complementary Outputs
Static Operation
All Inputs and Outputs Buffered
Diode Protection on All Inputs
Supply Voltage Range = 3.0 Vdc to 18 Vdc
Output Compatible with Two Low–Power TTL Loads or One Low–Power
Schottky TTL Load
Functional Equivalent to TTL 74175
Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î
MAXIMUM RATINGS*
(Voltages Referenced to V SS )
Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î
Symbol
Parameter
Î Î Î Î
Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î
V DD
DC Supply Voltage
Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î
V in , V out
Input or Output Voltage (DC or Transient)
Î Î Î Î
Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î
I in , I out
Input or Output Current (DC or Transient),
Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î
per Pin
Î Î Î Î
Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î
P D
Power Dissipation, per Package†
Î Î Î Î
Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î
T stg
Storage Temperature
Î Î Î Î
Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î
T L
Lead Temperature (8–Second Soldering)
Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î
* Maximum Ratings are those values beyond which damage to the device may occur.
†Temperature Derating:
Plastic "P and D/DW" Packages: – 7.0 mW/ _ C From 65 _ C To 125 _ C
Ceramic "L" Packages: – 12 mW/ _ C From 100 _ C To 125 _ C
TRUTH TABLE
Inputs
Clock
Data
Reset
0
1
X
X
X
X = Don't Care
This device contains protection circuitry to guard against damage
due to high static voltages or electric fields. However, precautions must
be taken to avoid applications of any voltage higher than maximum rated
voltages to this high-impedance circuit. For proper operation, V in and
V out should be constrained to the range V SS
Unused inputs must always be tied to an appropriate logic voltage
level (e.g., either V SS or V DD ). Unused outputs must be left open.
MOTOROLA CMOS LOGIC DATA
Î Î Î Î Î Î
Î Î Î Î Î Î
Î Î Î Î Î Î
– 0.5 to + 18.0
Î Î Î Î Î Î
Î Î Î Î Î Î
– 0.5 to V DD + 0.5
Î Î Î Î Î Î
Î Î Î Î Î Î
Î Î Î Î Î Î
Î Î Î Î Î Î
Î Î Î Î Î Î
Î Î Î Î Î Î
Î Î Î Î Î Î
– 65 to + 150
Î Î Î Î Î Î
Î Î Î Î Î Î
Î Î Î Î Î Î
Outputs
Q
Q
1
0
1
1
1
0
No
1
Q
Q
Change
0
0
1
(V in or V out )
Î Î Î
Value
Unit
Î Î Î
Î Î Î
V
Î Î Î
Î Î Î
V
Î Î Î
Î Î Î
10
mA
Î Î Î
Î Î Î
Î Î Î
500
mW
Î Î Î
Î Î Î
_ C
Î Î Î
Î Î Î
_ C
260
Î Î Î
V DD .
MC14175B
L SUFFIX
CERAMIC
CASE 620
P SUFFIX
PLASTIC
CASE 648
D SUFFIX
SOIC
CASE 751B
ORDERING INFORMATION
MC14XXXBCP
Plastic
MC14XXXBCL
Ceramic
MC14XXXBD
SOIC
T A = – 55 to 125 C for all packages.
BLOCK DIAGRAM
2
9
CLOCK
Q0
Q0
3
1
RESET
Q1
7
4
D0
6
Q1
10
Q2
5
D1
11
Q2
12
D2
15
Q3
13
Q3
14
D3
V DD = PIN 16
V SS = PIN 8
MC14175B
6–197
Advertisement
