Advertisement
MOTOROLA
SEMICONDUCTOR TECHNICAL DATA
Quad Transparent Latch
The MC14042B Quad Transparent Latch is constructed with MOS
P–channel and N–channel enhancement mode devices in a single
monolithic structure. Each latch has a separate data input, but all four
latches share a common clock. The clock polarity (high or low) used to
strobe data through the latches can be reversed using the polarity input.
Information present at the data input is transferred to outputs Q and Q during
the clock level which is determined by the polarity input. When the polarity
input is in the logic "0" state, data is transferred during the low clock level,
and when the polarity input is in the logic "1" state the transfer occurs during
the high clock level.
Buffered Data Inputs
Common Clock
Clock Polarity Control
Q and Q Outputs
Double Diode Input Protection
Supply Voltage Range = 3.0 Vdc to 1 8 Vdc
Capable of Driving Two Low–power TTL Loads or One Low–power
Schottky TTL Load Over the Rated Temperature Range
Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î
MAXIMUM RATINGS*
(Voltages Referenced to V SS )
Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î
Symbol
Parameter
Î Î Î Î
Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î
V DD
DC Supply Voltage
Î Î Î Î
Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î
V in , V out
Input or Output Voltage (DC or Transient)
Î Î Î Î
Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î
l in , l out
Input or Output Current (DC or Transient),
per Pin
Î Î Î Î
Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î
P D
Power Dissipation, per Package†
Î Î Î Î
Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î
T stg
Storage Temperature
Î Î Î Î
Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î
T L
Lead Temperature (8–Second Soldering)
Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î
* Maximum Ratings are those values beyond which damage to the device may occur.
†Temperature Derating:
Plastic "P and D/DW" Packages: – 7.0 mW/ _ C From 65 _ C To 125 _ C
Ceramic "L" Packages: – 12 mW/ _ C From 100 _ C To 125 _ C
LOGIC DIAGRAM
D0
5
4
CLOCK
POLARITY
6
D1
7
D2
13
V DD = PIN 16
V SS = PIN 8
D3
14
MC14042B
6–112
Î Î Î Î Î Î
Î Î Î
Value
Unit
Î Î Î Î Î Î
Î Î Î Î Î Î
Î Î Î
Î Î Î
– 0.5 to + 18.0
V
Î Î Î Î Î Î
Î Î Î Î Î Î
Î Î Î
Î Î Î
– 0.5 to V DD + 0.5
V
Î Î Î Î Î Î
Î Î Î Î Î Î
Î Î Î
Î Î Î
10
mA
Î Î Î Î Î Î
Î Î Î Î Î Î
Î Î Î
Î Î Î
500
mW
Î Î Î Î Î Î
Î Î Î Î Î Î
Î Î Î
Î Î Î
_ C
– 65 to + 150
Î Î Î Î Î Î
Î Î Î Î Î Î
Î Î Î
Î Î Î
_ C
260
Î Î Î Î Î Î
Î Î Î
Q0
LATCH
2
1
Q0
3
Q1
LATCH
10
2
Q1
9
Q2
LATCH
11
3
Q2
12
Q3
LATCH
1
4
Q3
15
MC14042B
L SUFFIX
CERAMIC
CASE 620
P SUFFIX
PLASTIC
CASE 648
D SUFFIX
SOIC
CASE 751B
ORDERING INFORMATION
MC14XXXBCP
Plastic
MC14XXXBCL
Ceramic
MC14XXXBD
SOIC
T A = – 55 to 125 C for all packages.
PIN ASSIGNMENT
Q3
1
16
V DD
Q0
2
15
Q3
Q0
3
14
D3
D0
4
13
D2
CLOCK
5
12
Q2
POLARITY
6
11
Q2
D1
7
10
Q1
V SS
8
9
Q1
TRUTH TABLE
Clock
Polarity
Q
0
0
Data
1
0
Latch
1
1
Data
0
1
Latch
MOTOROLA CMOS LOGIC DATA
Advertisement
