Motorola CMOS Logic Manual page 417

Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î
SWITCHING CHARACTERISTICS*
Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î
Characteristic
Output Rise and Fall Time
t TLH , t THL = (1.5 ns/pF) C L + 25 ns
t TLH , t THL = (0.75 ns/pF) C L + 12.5 ns
t TLH , t THL = (0.55 ns/pF) C L + 9.5 ns
Propagation Delay, Clock to Q (2 8 Output)
t PLH , t PHL = (1.7 ns/pF) C L + 3415 ns
t PLH , t PHL = (0.66 ns/pF) C L + 1217 ns
t PLH , t PHL = (0.5 ns/pF) C L + 875 ns
Propagation Delay, Clock to Q (2 16 Output)
t PHL , t PLH = (1.7 ns/pF) C L + 5915 ns
t PHL , t PLH = (0.66 ns/pF) C L + 3467 ns
t PHL , t PLH = (0.5 ns/pF) C L + 2475 ns
Clock Pulse Width
Clock Pulse Frequency (50% Duty Cycle)
MR Pulse Width
Master Reset Removal Time
* The formulas given are for the typical characteristics only at 25 _ C.
#Data labelled "Typ" is not to be used for design purposes but is intended as an indication of the IC's potential performance.
PULSE
R S
GENERATOR
AR
Q/Q SELECT
MODE
A
B
MR
(R tc AND C tc OUTPUTS ARE LEFT OPEN)
20 ns
90% 50%
10%
Figure 1. Power Dissipation Test Circuit
and Waveform
MOTOROLA CMOS LOGIC DATA
(C L = 50 pF, T A = 25 _ C)
V DD
Q
C L
V SS
20 ns
50%
DUTY CYCLE
Symbol V DD Min
t TLH ,
t THL 5.0 —
10 —
15 —
t PLH
t PHL 5.0 —
10 —
15 —
t PHL
t PLH 5.0 —
10 —
15 —
t WH(cl) 5.0 900
10 300
15 225
f cl 5.0 —
10 —
15 —
t WH(R) 5.0 900
10 300
15 225
t rem 5.0 420
10 200
15 200
PULSE
GENERATOR
20 ns
90% 50%
10%
R S
t PLH
50%
Q
t TLH
Figure 2. Switching Time Test Circuit
Typ # Max
100 200
50 100
40 80
3.5 10.5
1.25 3.8
0.9 2.9
6.0 18
3.5 10
2.5 7.5
300 —
100 —
85 —
1.5 0.75
4.0 2.0
6.0 3.0
300 —
100 —
85 —
210 —
100 —
100 —
V DD
R S
AR
Q/Q SELECT
MODE
Q
A
C L
B
MR
V SS
20 ns
50%
t PHL
90%
50%
10%
t THL
and Waveforms
MC14541B
Unit
ns
µs
µs
ns
MHz
ns
ns
6–379