Advertisement
MOTOROLA
SEMICONDUCTOR TECHNICAL DATA
Dual J-K Flip-Flop
The MC14027B dual J–K flip–flop has independent J, K, Clock (C), Set (S)
and Reset (R) inputs for each flip–flop. These devices may be used in
control, register, or toggle functions.
Diode Protection on All Inputs
Supply Voltage Range = 3.0 Vdc to 18 Vdc
Logic Swing Independent of Fanout
Logic Edge–Clocked Flip–Flop Design —
Logic state is retained indefinitely with clock level either high or low;
information is transferred to the output only on the positive–going edge
of the clock pulse
Capable of Driving Two Low–power TTL Loads or One Low–power
Schottky TTL Load Over the Rated Temperature Range
Pin–for–Pin Replacement for CD4027B
Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î
MAXIMUM RATINGS*
(Voltages Referenced to V SS )
Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î
Symbol
Parameter
Î Î Î Î
Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î
V DD
DC Supply Voltage
Î Î Î Î
Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î
V in , V out
Input or Output Voltage (DC or Transient)
Î Î Î Î
Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î
l in , l out
Input or Output Current (DC or Transient),
Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î
per Pin
Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î
P D
Power Dissipation, per Package†
Î Î Î Î
Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î
T stg
Storage Temperature
Î Î Î Î
Î Î Î Î
T L
Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î
Lead Temperature (8–Second Soldering)
* Maximum Ratings are those values beyond which damage to the device may occur.
†Temperature Derating:
Plastic "P and D/DW" Packages: – 7.0 mW/ _ C From 65 _ C To 125 _ C
Ceramic "L" Packages: – 12 mW/ _ C From 100 _ C To 125 _ C
TRUTH TABLE
Inputs
C †
J
K
1
X
X
0
0
X
X
1
1
1
X
X
X
X
X
X
X
X
X
X
X
X = Don't Care
† = Level Change
This device contains protection circuitry to guard against damage
due to high static voltages or electric fields. However, precautions must
be taken to avoid applications of any voltage higher than maximum rated
voltages to this high-impedance circuit. For proper operation, V in and
V out should be constrained to the range V SS
Unused inputs must always be tied to an appropriate logic voltage
level (e.g., either V SS or V DD ). Unused outputs must be left open.
MOTOROLA CMOS LOGIC DATA
Î Î Î Î Î Î
Î Î Î Î Î Î
Î Î Î Î Î Î
– 0.5 to + 18.0
Î Î Î Î Î Î
Î Î Î Î Î Î
– 0.5 to V DD + 0.5
Î Î Î Î Î Î
Î Î Î Î Î Î
Î Î Î Î Î Î
Î Î Î Î Î Î
Î Î Î Î Î Î
Î Î Î Î Î Î
Î Î Î Î Î Î
– 65 to + 150
Î Î Î Î Î Î
Î Î Î Î Î Î
Outputs*
Q n ‡
S
R
Q n+1
0
0
0
1
0
0
1
1
0
0
0
0
0
0
1
0
0
0
Qo
Qo
0
0
X
Q n
1
0
X
1
0
1
X
0
1
1
X
1
‡ = Present State
* = Next State
(V in or V out )
Î Î Î
Value
Unit
Î Î Î
Î Î Î
V
Î Î Î
Î Î Î
V
Î Î Î
Î Î Î
10
mA
Î Î Î
Î Î Î
Î Î Î
500
mW
_ C
Î Î Î
Î Î Î
_ C
260
Î Î Î
Î Î Î
Q n+1
0
0
1
1
Qo
No
Q n
Change
0
1
1
V DD .
MC14027B
L SUFFIX
CERAMIC
CASE 620
P SUFFIX
PLASTIC
CASE 648
D SUFFIX
SOIC
CASE 751B
ORDERING INFORMATION
MC14XXXBCP
Plastic
MC14XXXBCL
Ceramic
MC14XXXBD
SOIC
T A = – 55 to 125 C for all packages.
BLOCK DIAGRAM
7
S
6
J
Q
1
3
C
5
K
Q
2
R
4
9
S
10
J
Q
15
13
C
11
K
Q
14
R
12
V DD = PIN 16
V SS = PIN 8
MC14027B
6–77
Advertisement
