Advertisement
MOTOROLA
SEMICONDUCTOR TECHNICAL DATA
8-Stage Shift/Store Register
with Three-State Outputs
The MC14094B combines an 8–stage shift register with a data latch for
each stage and a three–state output from each latch.
Data is shifted on the positive clock transition and is shifted from the
seventh stage to two serial outputs. The Q S output data is for use in
high–speed cascaded systems. The Q S output data is shifted on the
following negative clock transition for use in low–speed cascaded systems.
Data from each stage of the shift register is latched on the negative
transition of the strobe input. Data propagates through the latch while strobe
is high.
Outputs of the eight data latches are controlled by three–state buffers
which are placed in the high–impedance state by a logic Low on Output
Enable.
Three–State Outputs
Capable of Driving Two Low–Power TTL Loads or One Low–Power
Schottky TTL Load Over the Rated Temperature Range
Input Diode Protection
Data Latch
Dual Outputs for Data Out on Both Positive and Negative Clock
Transitions
Useful for Serial–to–Parallel Data Conversion
Pin–for–Pin Compatible with CD4094B
Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î
MAXIMUM RATINGS*
(Voltages Referenced to V SS )
Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î
Symbol
Parameter
V DD
DC Supply Voltage
Î Î Î Î
Î Î Î Î
Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î
V in , V out
Input or Output Voltage (DC or Transient)
Î Î Î Î
Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î
I in , I out
Input or Output Current (DC or Transient),
Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î
per Pin
Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î
P D
Power Dissipation, per Package†
Î Î Î Î
Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î
T stg
Storage Temperature
Î Î Î Î
Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î
T L
Lead Temperature (8–Second Soldering)
Î Î Î Î
Î Î Î Î Î Î Î Î Î Î Î
* Maximum Ratings are those values beyond which damage to the device may occur.
†Temperature Derating:
Plastic "P and D/DW" Packages: – 7.0 mW/ _ C From 65 _ C To 125 _ C
Ceramic "L" Packages: – 12 mW/ _ C From 100 _ C To 125 _ C
Output
Output
Enable
Clock
Strobe
0
X
0
X
1
0
1
1
1
1
1
1
Z = High Impedance
X = Don't Care
* At the positive clock edge, information in the 7th shift register stage is transferred to
Q8 and Q S .
MC14094B
6–170
Î Î Î Î Î Î
Value
– 0.5 to + 18.0
Î Î Î Î Î Î
Î Î Î Î Î Î
Î Î Î Î Î Î
– 0.5 to V DD + 0.5
Î Î Î Î Î Î
Î Î Î Î Î Î
Î Î Î Î Î Î
Î Î Î Î Î Î
Î Î Î Î Î Î
500
Î Î Î Î Î Î
Î Î Î Î Î Î
– 65 to + 150
Î Î Î Î Î Î
Î Î Î Î Î Î
260
Î Î Î Î Î Î
Parallel Outputs
Data
Q1
Q N
X
Z
Z
X
Z
Z
No Chg.
X
No Chg.
No Chg.
0
0
Q N –1
1
1
Q N –1
1
No Chg.
No Chg.
No Chg.
T A = – 55 to 125 C for all packages.
Î Î Î
Unit
V
Î Î Î
Î Î Î
Î Î Î
V
Î Î Î
Î Î Î
10
mA
Î Î Î
Î Î Î
Î Î Î
mW
Î Î Î
Î Î Î
_ C
Î Î Î
Î Î Î
_ C
Î Î Î
This device contains protection circuitry to
guard against damage due to high static
voltages or electric fields. However, pre-
cautions must be taken to avoid applications of
Serial Outputs
any voltage higher than maximum rated volt-
Q S *
Q S
ages to this high–impedance circuit. For proper
operation, V in and V out should be constrained
Q7
No Chg.
to the range V SS
Q7
Unused inputs must always be tied to an
appropriate logic voltage level (e.g., either V SS
Q7
No Chg.
or V DD ). Unused outputs must be left open.
Q7
No Chg.
Q7
No Chg.
Q7
MC14094B
L SUFFIX
CERAMIC
CASE 620
P SUFFIX
PLASTIC
CASE 648
D SUFFIX
SOIC
CASE 751B
ORDERING INFORMATION
MC14XXXBCP
Plastic
MC14XXXBCL
Ceramic
MC14XXXBD
SOIC
PIN ASSIGNMENT
STROBE
1
16
V DD
OUTPUT
DATA
2
15
ENABLE
CLOCK
3
14
Q5
Q1
4
13
Q6
Q2
5
12
Q7
Q3
6
11
Q8
Q4
7
10
Q S
V SS
8
9
Q S
v
v
(V in or V out )
V DD .
MOTOROLA CMOS LOGIC DATA
Advertisement
