ST STM32F207 Series Reference Manual page 29

RM0033
31.5.4
31.5.5
31.5.6
31.6 NAND Flash/PC Card controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1301
31.6.1
31.6.2
31.6.3
31.6.4
31.6.5
31.6.6
31.6.7
31.6.8
31.6.9
32 Debug support (DBG) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1319
32.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1319
32.2 Reference Arm® documentation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1320
32.3 SWJ debug port (serial wire and JTAG) . . . . . . . . . . . . . . . . . . . . . . . . 1320
32.3.1
32.4 Pinout and debug port pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1321
32.4.1
32.4.2
32.4.3
32.4.4
32.5 STM32F20x and STM32F21x JTAG TAP connection . . . . . . . . . . . . . 1324
32.6 ID codes and locking mechanism . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1326
32.6.1
32.6.2
32.6.3
32.6.4
32.7 JTAG debug port . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1327
32.8 SW debug port . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1329
32.8.1
32.8.2
32.8.3
NOR Flash/PSRAM controller asynchronous transactions . . . . . . . . 1271
Synchronous transactions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1288
NOR/PSRAM control registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1294
External memory interface signals . . . . . . . . . . . . . . . . . . . . . . . . . . . 1302
NAND Flash / PC Card supported memories and transactions . . . . . 1304
Timing diagrams for NAND and PC Card . . . . . . . . . . . . . . . . . . . . . 1304
NAND Flash operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1305
NAND Flash prewait functionality . . . . . . . . . . . . . . . . . . . . . . . . . . . 1306
Computation of the error correction code (ECC)
in NAND Flash memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1307
PC Card/CompactFlash operations . . . . . . . . . . . . . . . . . . . . . . . . . . 1308
NAND Flash/PC Card control registers . . . . . . . . . . . . . . . . . . . . . . . 1310
FSMC register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1317
Mechanism to select the JTAG-DP or the SW-DP . . . . . . . . . . . . . . . 1321
SWJ debug port pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1322
Flexible SWJ-DP pin assignment . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1322
Internal pull-up and pull-down on JTAG pins . . . . . . . . . . . . . . . . . . . 1323
Using serial wire and releasing the unused debug pins as GPIOs . . 1324
MCU device ID code . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1326
Boundary scan TAP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1326
®
Cortex -M3 TAP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1327
®
Cortex
-M3 JEDEC-106 ID code . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1327
SW protocol introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1329
SW protocol sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1329
SW-DP state machine (reset, idle states, ID code) . . . . . . . . . . . . . . 1330
RM0033 Rev 9
Contents
29/1381
31