Motorola DSP56800 Manual page 9

8.10.1 Setting Interrupt Priorities in Software . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-30
8.10.1.1 High Priority or a Small Number of Instructions . . . . . . . . . . . . . . . . . . . 8-31
8.10.1.2 Many Instructions of Equal Priority . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-31
8.10.1.3 Many Instructions and Programmable Priorities . . . . . . . . . . . . . . . . . . . 8-32
8.10.2 Hardware Looping in Interrupt Routines . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-32
8.10.3 Identifying System Calls by a Number. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-32
8.11 Jumps and JSRs Using a Register Value . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-33
8.12 Freeing One Hardware Stack Location. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-34
8.13 Multitasking and the Hardware Stack. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-34
8.13.1 Saving the Hardware Stack. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-35
8.13.2 Restoring the Hardware Stack . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8-35
Chapter 9
JTAG and On-Chip Emulation (OnCE™)
9.1 Combined JTAG and OnCE Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-1
9.2 JTAG Port . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-2
9.2.1 JTAG Capabilities. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-3
9.2.2 JTAG Port Architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-3
9.3 OnCE Port. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-4
9.3.1 OnCE Port Capabilities. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-5
9.3.2 OnCE Port Architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-5
9.3.2.1 Command, Status, and Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-7
9.3.2.2 Breakpoint and Trace . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-7
9.3.2.3 Pipeline Save and Restore. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-7
9.3.2.4 FIFO History Buffer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9-7
Appendix A
Instruction Set Details
A.1 Notation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A-1
A.2 Programming Model . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A-5
A.3 Addressing Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A-6
A.4 Condition Code Computation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A-6
A.4.1 The Condition Code Bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A-7
A.4.1.1 Size (SZ)-Bit 7 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A-7
A.4.1.2 Limit (L)-Bit 6 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A-8
A.4.1.3 Extension in Use (E)-Bit 5 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A-8
A.4.1.4 Unnormalized (U)-Bit 4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A-9
A.4.1.5 Negative (N)-Bit 3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A-9
A.4.1.6 Zero (Z)-Bit 2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A-10
A.4.1.7 Overflow (V)-Bit 1. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A-10
A.4.1.8 Carry (C)-Bit 0 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A-10
A.4.2 Effects of the Operating Mode Register's SA Bit . . . . . . . . . . . . . . . . . . . . A-11
A.4.3 Effects of the OMR's CC Bit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A-11
A.4.4 Condition Code Summary by Instruction . . . . . . . . . . . . . . . . . . . . . . . . . . . A-12
A.5 Instruction Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A-16
A.6 Instruction Set Restrictions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A-26
ix