Motorola DSP56800 Manual page 4

3.2.2 Accessing an Entire Accumulator. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-10
3.2.2.1 Accessing for Data ALU Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-10
3.2.2.2 Writing an Accumulator with a Small Operand . . . . . . . . . . . . . . . . . . . . 3-10
3.2.2.3 Extension Registers as Protection Against Overflow . . . . . . . . . . . . . . . . 3-10
3.2.2.4 Examples of Writing the Entire Accumulator . . . . . . . . . . . . . . . . . . . . . 3-11
3.2.3 General Integer Processing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-11
3.2.3.1 Writing Integer Data to an Accumulator . . . . . . . . . . . . . . . . . . . . . . . . . 3-11
3.2.3.2 Reading Integer Data from an Accumulator. . . . . . . . . . . . . . . . . . . . . . . 3-12
3.2.4 Using 16-Bit Results of DSP Algorithms . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-12
3.2.5 Saving and Restoring Accumulators. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-12
3.2.6 Bit-Field Operations on Integers in Accumulators . . . . . . . . . . . . . . . . . . . . . 3-13
3.2.7 Converting from 36-Bit Accumulator to 16-Bit Portion . . . . . . . . . . . . . . . . 3-13
3.3 Fractional and Integer Data ALU Arithmetic . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-14
3.3.1 Interpreting Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-16
3.3.2 Data Formats. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-17
3.3.2.1 Signed Fractional . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-17
3.3.2.2 Unsigned Fractional . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-17
3.3.2.3 Signed Integer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-18
3.3.2.4 Unsigned Integer. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-18
3.3.3 Addition and Subtraction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-18
3.3.4 Logical Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-19
3.3.5 Multiplication . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-19
3.3.5.1 Fractional Multiplication . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-19
3.3.5.2 Integer Multiplication . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-20
3.3.6 Division. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-21
3.3.7 Unsigned Arithmetic. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-22
3.3.7.1 Conditional Branch Instructions for Unsigned Operations. . . . . . . . . . . . 3-22
3.3.7.2 Unsigned Multiplication . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-22
3.3.8 Multi-Precision Operations. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-23
3.3.8.1 Multi-Precision Addition and Subtraction . . . . . . . . . . . . . . . . . . . . . . . . 3-23
3.3.8.2 Multi-Precision Multiplication . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-23
3.4 Saturation and Data Limiting . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-26
3.4.1 Data Limiter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-26
3.4.2 MAC Output Limiter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-28
3.4.3 Instructions Not Affected by the MAC Output Limiter . . . . . . . . . . . . . . . . . 3-29
3.5 Rounding. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-30
3.5.1 Convergent Rounding . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-30
3.5.2 Two's-Complement Rounding . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-31
3.6 Condition Code Generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-33
3.6.1 36-Bit Destinations-CC Bit Cleared. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-33
3.6.2 36-Bit Destinations-CC Bit Set . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-34
3.6.3 20-Bit Destinations-CC Bit Cleared. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-34
3.6.4 20-Bit Destinations-CC Bit Set . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-34
3.6.5 16-Bit Destinations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-35
3.6.6 Special Instruction Types . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-35
3.6.7 TST and TSTW Instructions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-36
3.6.8 Unsigned Arithmetic. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-36
iv DSP56800 Family Manual