Table Of Contents - ST STM32F413 Reference Manual

Contents
33.15.49 OTG device IN endpoint transmit FIFO status register
33.15.50 OTG device OUT endpoint-x transfer size register
33.15.51 OTG power and clock gating control register (OTG_PCGCCTL) . . . 1186
33.15.52 OTG_FS register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1187
33.16 OTG_FS programming model . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1195
33.16.1 Core initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1195
33.16.2 Host initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1196
33.16.3 Device initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1196
33.16.4 Host programming model . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1197
33.16.5 Device programming model . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1217
33.16.6 Worst case response time . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1238
33.16.7 OTG programming model . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1240
34 Debug Support (Dbg) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1246
34.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1246
34.2 Reference ARM® documentation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1247
34.3 Swj Debug Port (Serial Wire And Jtag) . . . . . . . . . . . . . . . . . . . . . . . . 1247
34.3.1
34.4 Pinout and debug port pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1248
34.4.1
34.4.2
34.4.3
34.4.4
34.5 JTAG TAP connection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1251
34.6 Id Codes And Locking Mechanism . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1253
34.6.1
34.6.2
34.6.3
34.6.4
34.7 Jtag Debug Port . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1254
34.8 Sw Debug Port . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1256
34.8.1
34.8.2
34/1284
(OTG_DTXFSTSx) (x = 0..5, where
x = Endpoint_number) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1185
(OTG_DOEPTSIZx) (x = 1..5,
where x = Endpoint_number) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1185
Mechanism To Select The Jtag-Dp Or The Sw-Dp . . . . . . . . . . . . . . . 1248
Swj Debug Port Pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1249
Flexible SWJ-DP pin assignment . . . . . . . . . . . . . . . . . . . . . . . . . . . 1249
Internal Pull-Up And Pull-Down On Jtag Pins . . . . . . . . . . . . . . . . . . . 1250
Using Serial Wire And Releasing The Unused Debug Pins As Gpios . . 1251
MCU device ID code . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1253
Boundary scan TAP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1253
®
Cortex -M4 with FPU TAP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1253
®
Cortex -M4 with FPU JEDEC-106 ID code . . . . . . . . . . . . . . . . . . . . 1254
SW protocol introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1256
SW protocol sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1256
DocID029473 Rev 3
RM0430