Table Of Contents - ST STM32F413 Reference Manual

Contents
12.5.1
12.5.2
12.5.3
12.5.4
12.5.5
12.5.6
12.5.7
12.5.8
12.5.9
12.5.10 QUADSPI polling status mask register (QUADSPI _PSMKR) . . . . . . . 330
12.5.11 QUADSPI polling status match register (QUADSPI _PSMAR) . . . . . . 330
12.5.12 QUADSPI polling interval register (QUADSPI _PIR) . . . . . . . . . . . . . . 331
12.5.13 QUADSPI low-power timeout register (QUADSPI_LPTR) . . . . . . . . . . 331
12.5.14 QUADSPI register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 332
13 Analog-to-digital converter (ADC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 333
13.1 Adc Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 333
13.2 ADC main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 333
13.3 ADC functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 333
13.3.1
13.3.2
13.3.3
13.3.4
13.3.5
13.3.6
13.3.7
13.3.8
13.3.9
13.3.10 Discontinuous mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 338
13.4 Data Alignment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 339
13.5 Channel-Wise Programmable Sampling Time . . . . . . . . . . . . . . . . . . . . . 340
13.6 Conversion On External Trigger And Trigger Polarity . . . . . . . . . . . . . . . . 341
13.7 Fast conversion mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 341
13.8 Data Management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 342
13.8.1
13.8.2
10/1284
QUADSPI control register (QUADSPI_CR) . . . . . . . . . . . . . . . . . . . . . 320
Quadspi Device Configuration Register (Quadspi_Dcr) . . . . . . . . . 323
Quadspi Status Register (Quadspi_Sr) . . . . . . . . . . . . . . . . . . . . . 324
Quadspi Flag Clear Register (Quadspi_Fcr) . . . . . . . . . . . . . . . . . . 325
QUADSPI data length register (QUADSPI_DLR) . . . . . . . . . . . . . . . . 325
Quadspi Communication Configuration Register (Quadspi_Ccr) . . 326
Quadspi Address Register (Quadspi_Ar) . . . . . . . . . . . . . . . . . . . . 328
Quadspi Alternate Bytes Registers (Quadspi_Abr) . . . . . . . . . . . . 329
QUADSPI data register (QUADSPI_DR) . . . . . . . . . . . . . . . . . . . . . . . 329
Adc On-Off Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 334
ADC clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 334
Channel Selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 334
Single Conversion Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 335
Continuous conversion mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 335
Timing Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 336
Analog watchdog . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 336
Scan Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 337
Injected channel management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 337
Using the DMA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 342
Managing a sequence of conversions without using the DMA . . . . . . 342
DocID029473 Rev 3
RM0430