Table Of Contents - ST STM32F413 Reference Manual

RM0430
8.2 SYSCFG registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 201
8.2.1
8.2.2
8.2.3
8.2.4
8.2.5
8.2.6
8.2.7
8.2.8
8.2.9
8.2.10
8.2.11
9 Direct memory access controller (DMA) . . . . . . . . . . . . . . . . . . . . . . . 211
9.1 Dma Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .211
9.2 DMA main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .211
9.3 Dma Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 213
9.3.1
9.3.2
9.3.3
9.3.4
9.3.5
9.3.6
9.3.7
9.3.8
9.3.9
9.3.10
9.3.11
9.3.12
9.3.13
9.3.14
9.3.15
9.3.16
9.3.17
SYSCFG memory remap register (SYSCFG_MEMRMP) . . . . . . . . . . 201
Syscfg Peripheral Mode Configuration Register (Syscfg_Pmc) . . 202
Syscfg External Interrupt Configuration Register 1
(SYSCFG_EXTICR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 203
Syscfg External Interrupt Configuration Register 2
(SYSCFG_EXTICR2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 203
SYSCFG external interrupt configuration register 3
(SYSCFG_EXTICR3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 204
SYSCFG external interrupt configuration register 4
(SYSCFG_EXTICR4) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 205
Syscfg Configuration Register 2 (Syscfg_Cfgr2) . . . . . . . . . . . . 205
Compensation Cell Control Register (Syscfg_Cmpcr) . . . . . . . . . . . 206
Syscfg Configuration Register (Syscfg_Cfgr) . . . . . . . . . . . . . . . 207
DFSDM Multi-channel delay control register (SYSCFG_MCHDLYCR) 207
Syscfg Register Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 210
DMA block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 213
DMA overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 213
Dma Transactions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 214
Channel Selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 214
Arbiter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 216
DMA streams . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 216
Source, destination and transfer modes . . . . . . . . . . . . . . . . . . . . . . . 216
Pointer Incrementation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 219
Circular Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 220
Double buffer mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 220
Programmable Data Width, Packing/Unpacking, Endianness . . . . . . . . 221
Single And Burst Transfers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 223
FIFO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 223
Dma Transfer Completion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 226
Dma Transfer Suspension . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 227
Flow controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 227
Summary Of The Possible Dma Configurations . . . . . . . . . . . . . . . . . . . 228
DocID029473 Rev 3
Contents
7/1284
36