Table Of Contents - ST STM32F413 Reference Manual

Contents
17.4.4
17.4.5
17.4.6
17.4.7
17.4.8
17.4.9
17.4.10 TIM1&TIM8 counter (TIMx_CNT) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 515
17.4.11 TIM1&TIM8 prescaler (TIMx_PSC) . . . . . . . . . . . . . . . . . . . . . . . . . . . 515
17.4.12 TIM1 auto-reload register (TIMx_ARR) . . . . . . . . . . . . . . . . . . . . . . . . 515
17.4.13 TIM1&TIM8 repetition counter register (TIMx_RCR) . . . . . . . . . . . . . . 516
17.4.14 TIM1&TIM8 capture/compare register 1 (TIMx_CCR1) . . . . . . . . . . . . 516
17.4.15 TIM1 capture/compare register 2 (TIMx_CCR2) . . . . . . . . . . . . . . . . . 517
17.4.16 TIM1&TIM8 capture/compare register 3 (TIMx_CCR3) . . . . . . . . . . . . 517
17.4.17 TIM1&TIM8 capture/compare register 4 (TIMx_CCR4) . . . . . . . . . . . . 518
17.4.18 TIM1&TIM8 break and dead-time register (TIMx_BDTR) . . . . . . . . . . 518
17.4.19 TIM1&TIM8 DMA control register (TIMx_DCR) . . . . . . . . . . . . . . . . . . 520
17.4.20 TIM1&TIM8 DMA address for full transfer (TIMx_DMAR) . . . . . . . . . . 521
17.4.21 TIM1&TIM8 register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 522
18 General-purpose timers (TIM2 to TIM5) . . . . . . . . . . . . . . . . . . . . . . . . 524
18.1 Tim2 To Tim5 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 524
18.2 TIM2 to TIM5 main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 524
18.3 Tim2 To Tim5 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . 525
18.3.1
18.3.2
18.3.3
18.3.4
18.3.5
18.3.6
18.3.7
18.3.8
18.3.9
18.3.10 One-pulse mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 548
18.3.11 Clearing the OCxREF signal on an external event . . . . . . . . . . . . . . . 549
18.3.12 Encoder interface mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 550
18.3.13 Timer input XOR function . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 553
18.3.14 Timers and external trigger synchronization . . . . . . . . . . . . . . . . . . . . 553
16/1284
TIM1&TIM8 DMA/interrupt enable register (TIMx_DIER) . . . . . . . . . . 502
TIM1&TIM8 status register (TIMx_SR) . . . . . . . . . . . . . . . . . . . . . . . . 504
TIM1&TIM8 event generation register (TIMx_EGR) . . . . . . . . . . . . . . 505
TIM1&TIM8 capture/compare mode register 1 (TIMx_CCMR1) . . . . . 507
TIM1&TIM8 capture/compare mode register 2 (TIMx_CCMR2) . . . . . 510
TIM1&TIM8 capture/compare enable register (TIMx_CCER) . . . . . . . 511
Time-base unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 525
Counter Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 527
Clock Selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 536
Capture/Compare Channels . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 539
Input Capture Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 541
Pwm Input Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 542
Forced Output Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 543
Output Compare Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 544
Pwm Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 545
DocID029473 Rev 3
RM0430