ST STM32F446 Series Reference Manual page 9

RM0390
11.5 NOR Flash/PSRAM controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 258
11.5.1
11.5.2
11.5.3
11.5.4
11.5.5
11.5.6
11.6 NAND Flash controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 294
11.6.1
11.6.2
11.6.3
11.6.4
11.6.5
11.6.6
11.6.7
11.7 SDRAM controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 306
11.7.1
11.7.2
11.7.3
11.7.4
11.7.5
11.8 FMC register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 323
12 Quad-SPI interface (QUADSPI) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 325
12.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 325
12.2 QUADSPI main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 325
12.3 QUADSPI functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 325
12.3.1
12.3.2
12.3.3
12.3.4
12.3.5
12.3.6
12.3.7
12.3.8
12.3.9
External memory interface signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . 260
Supported memories and transactions . . . . . . . . . . . . . . . . . . . . . . . . 261
General timing rules . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 263
NOR Flash/PSRAM controller asynchronous transactions . . . . . . . . . 263
Synchronous transactions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 280
NOR/PSRAM controller registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . 287
External memory interface signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . 294
NAND Flash supported memories and transactions . . . . . . . . . . . . . . 296
Timing diagrams for NAND Flash memory . . . . . . . . . . . . . . . . . . . . . 296
NAND Flash operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 297
NAND Flash prewait functionality . . . . . . . . . . . . . . . . . . . . . . . . . . . . 298
Computation of the error correction code (ECC)
in NAND Flash memory . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 299
NAND Flash controller registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 300
SDRAM controller main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 306
SDRAM External memory interface signals . . . . . . . . . . . . . . . . . . . . . 306
SDRAM controller functional description . . . . . . . . . . . . . . . . . . . . . . . 307
Low-power modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 313
SDRAM controller registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 315
QUADSPI block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 325
QUADSPI pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 326
QUADSPI command sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 327
QUADSPI signal interface protocol modes . . . . . . . . . . . . . . . . . . . . . 329
QUADSPI indirect mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 331
QUADSPI status flag polling mode . . . . . . . . . . . . . . . . . . . . . . . . . . . 333
QUADSPI memory-mapped mode . . . . . . . . . . . . . . . . . . . . . . . . . . . 333
QUADSPI Flash memory configuration . . . . . . . . . . . . . . . . . . . . . . . . 334
QUADSPI delayed data sampling . . . . . . . . . . . . . . . . . . . . . . . . . . . . 334
RM0390 Rev 4
Contents
9/1328
35