ST STM32F446 Series Reference Manual page 5

RM0390
6.3.4
6.3.5
6.3.6
6.3.7
6.3.8
6.3.9
6.3.10
6.3.11
6.3.12
6.3.13
6.3.14
6.3.15
6.3.16
6.3.17
6.3.18
6.3.19
6.3.20
6.3.21
6.3.22
6.3.23
6.3.24
6.3.25
6.3.26
6.3.27
6.3.28
7 General-purpose I/Os (GPIO) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 176
7.1 GPIO introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 176
7.2 GPIO main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 176
7.3 GPIO functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 176
7.3.1
7.3.2
7.3.3
RCC clock interrupt register (RCC_CIR) . . . . . . . . . . . . . . . . . . . . . . . 133
RCC AHB1 peripheral reset register (RCC_AHB1RSTR) . . . . . . . . . . 136
RCC AHB2 peripheral reset register (RCC_AHB2RSTR) . . . . . . . . . . 138
RCC AHB3 peripheral reset register (RCC_AHB3RSTR) . . . . . . . . . . 138
RCC APB1 peripheral reset register (RCC_APB1RSTR) . . . . . . . . . . 139
RCC APB2 peripheral reset register (RCC_APB2RSTR) . . . . . . . . . . 142
RCC AHB1 peripheral clock enable register (RCC_AHB1ENR) . . . . . 144
RCC AHB2 peripheral clock enable register (RCC_AHB2ENR) . . . . . 145
RCC AHB3 peripheral clock enable register (RCC_AHB3ENR) . . . . . 146
RCC APB1 peripheral clock enable register (RCC_APB1ENR) . . . . . 146
RCC APB2 peripheral clock enable register (RCC_APB2ENR) . . . . . 149
RCC AHB1 peripheral clock enable in low power mode register
(RCC_AHB1LPENR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 151
RCC AHB2 peripheral clock enable in low power mode register
(RCC_AHB2LPENR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 153
RCC AHB3 peripheral clock enable in low power mode register
(RCC_AHB3LPENR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 154
RCC APB1 peripheral clock enable in low power mode register
(RCC_APB1LPENR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 154
RCC APB2 peripheral clock enabled in low power mode register
(RCC_APB2LPENR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158
RCC Backup domain control register (RCC_BDCR) . . . . . . . . . . . . . . 159
RCC clock control & status register (RCC_CSR) . . . . . . . . . . . . . . . . 161
RCC spread spectrum clock generation register (RCC_SSCGR) . . . . 162
RCC PLLI2S configuration register (RCC_PLLI2SCFGR) . . . . . . . . . 163
RCC PLL configuration register (RCC_PLLSAICFGR) . . . . . . . . . . . . 166
RCC Dedicated Clock Configuration Register (RCC_DCKCFGR) . . . 167
RCC clocks gated enable register (CKGATENR) . . . . . . . . . . . . . . . . 169
RCC dedicated clocks configuration register 2 (DCKCFGR2) . . . . . . . 170
RCC register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 172
General-purpose I/O (GPIO) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 178
I/O pin multiplexer and mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 178
I/O port control registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 180
RM0390 Rev 4
Contents
5/1328
35