ST STM32F446 Series Reference Manual page 10

Contents
12.3.10 QUADSPI configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 334
12.3.11 QUADSPI usage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 335
12.3.12 Sending the instruction only once . . . . . . . . . . . . . . . . . . . . . . . . . . . . 337
12.3.13 QUADSPI error management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 337
12.3.14 QUADSPI busy bit and abort functionality . . . . . . . . . . . . . . . . . . . . . . 338
12.3.15 nCS behavior . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 338
12.4 QUADSPI interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 340
12.5 QUADSPI registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 341
12.5.1
12.5.2
12.5.3
12.5.4
12.5.5
12.5.6
12.5.7
12.5.8
12.5.9
12.5.10 QUADSPI polling status mask register (QUADSPI _PSMKR) . . . . . . . 351
12.5.11 QUADSPI polling status match register (QUADSPI _PSMAR) . . . . . . 351
12.5.12 QUADSPI polling interval register (QUADSPI _PIR) . . . . . . . . . . . . . . 352
12.5.13 QUADSPI low-power timeout register (QUADSPI_LPTR) . . . . . . . . . . 352
12.5.14 QUADSPI register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 353
13 Analog-to-digital converter (ADC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 354
13.1 ADC introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 354
13.2 ADC main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 354
13.3 ADC functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 354
13.3.1
13.3.2
13.3.3
13.3.4
13.3.5
13.3.6
13.3.7
13.3.8
13.3.9
13.3.10 Injected channel management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 363
10/1328
QUADSPI control register (QUADSPI_CR) . . . . . . . . . . . . . . . . . . . . . 341
QUADSPI device configuration register (QUADSPI_DCR) . . . . . . . . . 344
QUADSPI status register (QUADSPI_SR) . . . . . . . . . . . . . . . . . . . . . 345
QUADSPI flag clear register (QUADSPI_FCR) . . . . . . . . . . . . . . . . . . 346
QUADSPI data length register (QUADSPI_DLR) . . . . . . . . . . . . . . . . 346
QUADSPI communication configuration register (QUADSPI_CCR) . . 347
QUADSPI address register (QUADSPI_AR) . . . . . . . . . . . . . . . . . . . . 349
QUADSPI alternate bytes registers (QUADSPI_ABR) . . . . . . . . . . . . 350
QUADSPI data register (QUADSPI_DR) . . . . . . . . . . . . . . . . . . . . . . . 350
ADC on-off control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 356
ADC1/2 and ADC3 connectivity . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 357
ADC clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 360
Channel selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 360
Single conversion mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 361
Continuous conversion mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 361
Timing diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 361
Analog watchdog . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 362
Scan mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 363
RM0390 Rev 4
RM0390