ST STM32F446 Series Reference Manual page 7

RM0390
8.2.6
8.2.7
8.2.8
8.2.9
9 Direct memory access controller (DMA) . . . . . . . . . . . . . . . . . . . . . . . 203
9.1 DMA introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 203
9.2 DMA main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 203
9.3 DMA functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 205
9.3.1
9.3.2
9.3.3
9.3.4
9.3.5
9.3.6
9.3.7
9.3.8
9.3.9
9.3.10
9.3.11
9.3.12
9.3.13
9.3.14
9.3.15
9.3.16
9.3.17
9.3.18
9.3.19
9.4 DMA interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 223
9.5 DMA registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 224
9.5.1
9.5.2
9.5.3
9.5.4
9.5.5
9.5.6
SYSCFG external interrupt configuration register 4
(SYSCFG_EXTICR4) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 199
Compensation cell control register (SYSCFG_CMPCR) . . . . . . . . . . . 200
SYSCFG configuration register (SYSCFG_CFGR) . . . . . . . . . . . . . . . 200
SYSCFG register maps . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 202
DMA block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 205
DMA overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 205
DMA transactions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 206
Channel selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 206
Arbiter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 208
DMA streams . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 208
Source, destination and transfer modes . . . . . . . . . . . . . . . . . . . . . . . 208
Pointer incrementation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 211
Circular mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 212
Double-buffer mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 212
Programmable data width, packing/unpacking, endianness . . . . . . . . 213
Single and burst transfers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 215
FIFO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 215
DMA transfer completion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 218
DMA transfer suspension . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 219
Flow controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 219
Summary of the possible DMA configurations . . . . . . . . . . . . . . . . . . . 220
Stream configuration procedure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 221
Error management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 222
DMA low interrupt status register (DMA_LISR) . . . . . . . . . . . . . . . . . . 224
DMA high interrupt status register (DMA_HISR) . . . . . . . . . . . . . . . . . 225
DMA low interrupt flag clear register (DMA_LIFCR) . . . . . . . . . . . . . . 226
DMA high interrupt flag clear register (DMA_HIFCR) . . . . . . . . . . . . . 226
DMA stream x configuration register (DMA_SxCR) (x = 0..7) . . . . . . . 227
DMA stream x number of data register (DMA_SxNDTR) (x = 0..7) . . . 230
RM0390 Rev 4
Contents
7/1328
35