ST STM32F446 Series Reference Manual page 8

Contents
9.5.7
9.5.8
9.5.9
9.5.10
9.5.11
10 Interrupts and events . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 238
10.1 Nested vectored interrupt controller (NVIC) . . . . . . . . . . . . . . . . . . . . . . 238
10.1.1
10.1.2
10.1.3
10.2 External interrupt/event controller (EXTI) . . . . . . . . . . . . . . . . . . . . . . . . 238
10.2.1
10.2.2
10.2.3
10.2.4
10.2.5
10.3 EXTI registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 246
10.3.1
10.3.2
10.3.3
10.3.4
10.3.5
10.3.6
10.3.7
11 Flexible memory controller (FMC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 250
11.1 FMC main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 250
11.2 FMC block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 251
11.3 AHB interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 252
11.3.1
11.4 External device address mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 254
11.4.1
11.4.2
11.4.3
8/1328
DMA stream x peripheral address register (DMA_SxPAR) (x = 0..7) . 231
DMA stream x memory 0 address register
(DMA_SxM0AR) (x = 0..7) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 231
DMA stream x memory 1 address register
(DMA_SxM1AR) (x = 0..7) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 232
DMA stream x FIFO control register (DMA_SxFCR) (x = 0..7) . . . . . . 232
DMA register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 234
NVIC features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 238
SysTick calibration value register . . . . . . . . . . . . . . . . . . . . . . . . . . . . 238
Interrupt and exception vectors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 238
EXTI main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 242
EXTI block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 243
Wakeup event management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 243
Functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 243
External interrupt/event line mapping . . . . . . . . . . . . . . . . . . . . . . . . . 245
Interrupt mask register (EXTI_IMR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 246
Event mask register (EXTI_EMR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 246
Rising trigger selection register (EXTI_RTSR) . . . . . . . . . . . . . . . . . . 247
Falling trigger selection register (EXTI_FTSR) . . . . . . . . . . . . . . . . . . 247
Software interrupt event register (EXTI_SWIER) . . . . . . . . . . . . . . . . 248
Pending register (EXTI_PR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 248
EXTI register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 249
Supported memories and transactions . . . . . . . . . . . . . . . . . . . . . . . . 252
NOR/PSRAM address mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 255
NAND Flash memory address mapping . . . . . . . . . . . . . . . . . . . . . . . 255
SDRAM address mapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 256
RM0390 Rev 4
RM0390