Intel 855PM Design Manual page 339

Chipset platform for use with pentium m and celeron m processors
Table of Contents

Advertisement

A
11
M_A_FR_[12:0]
M_A_FR_0
112
M_A_FR_1
111
M_A_FR_2
110
4
M_A_FR_3
109
M_A_FR_4
108
M_A_FR_5
107
M_A_FR_6
106
M_A_FR_7
105
M_A_FR_8
102
M_A_FR_9
101
M_A_FR_10
115
M_A_FR_11
100
M_A_FR_12
99
97
42
DDR_RSVD3
117
11
M_BS0_FR#
116
11
M_BS1_FR#
98
11,12
M_CB_R[7:0]
M_CB_R0
71
M_CB_R1
73
M_CB_R2
79
M_CB_R3
83
M_CB_R4
72
M_CB_R5
74
M_CB_R6
80
M_CB_R7
84
35
3
6
M_CLK_DDR0
37
6
M_CLK_DDR0#
158
6
M_CLK_DDR1#
160
6
M_CLK_DDR1
89
6
M_CLK_DDR2
91
6
M_CLK_DDR2#
96
6,12,42
M_CKE0_R
95
6,12,42
M_CKE1_R
120
11
M_CAS_FR#
118
11
M_RAS_FR#
119
11
M_WE_FR#
121
6,12,42
M_CS0_R#
122
6,12,42
M_CS1_R#
194
196
198
195
14,15,18,21
SMB_CLK
193
14,15,18,21
SMB_DATA
86
12
26
48
62
2
134
148
170
184
78
11,12
M_DQS_R[8:0]
M_DQS_R0
11
M_DQS_R1
25
M_DQS_R2
47
M_DQS_R3
61
M_DQS_R4
133
M_DQS_R5
147
M_DQS_R6
169
M_DQS_R7
183
M_DQS_R8
77
SO DIMM 0
1
A
B
5,9,14,15,17,18,20,23,28,30,31,32,33,36,37,38,41,42
11,12
M_DATA_R_[63:0]
J64A
CON200_DDR-SODIMM
M_DATA_R_0
5
A0
DQ0
M_DATA_R_1
7
A1
DQ1
M_DATA_R_2
13
A2
DQ2
M_DATA_R_3
17
A3
DQ3
M_DATA_R_4
6
A4
DQ4
M_DATA_R_5
8
A5
DQ5
M_DATA_R_6
14
A6
DQ6
M_DATA_R_7
18
A7
DQ7
M_DATA_R_8
19
A8
DQ8
M_DATA_R_9
23
A9
DQ9
M_DATA_R_10
29
A10/AP
DQ10
M_DATA_R_11
31
A11
DQ11
M_DATA_R_12
20
A12
DQ12
M_DATA_R_13
24
A13(DU)
DQ13
M_DATA_R_14
30
DQ14
M_DATA_R_15
32
BA0
DQ15
M_DATA_R_16
41
BA1
DQ16
M_DATA_R_17
43
BA2(DU)
DQ17
M_DATA_R_18
49
CB0
DQ18
M_DATA_R_19
53
CB1
DQ19
M_DATA_R_20
42
CB2
DQ20
M_DATA_R_21
44
CB3
DQ21
M_DATA_R_22
50
CB4
DQ22
M_DATA_R_23
54
CB5
DQ23
M_DATA_R_24
55
CB6
DQ24
M_DATA_R_25
59
CB7
DQ25
M_DATA_R_26
65
CK0
DQ26
M_DATA_R_27
67
CK0#
DQ27
M_DATA_R_28
56
CK1#
DQ28
M_DATA_R_29
60
CK1
DQ29
M_DATA_R_30
66
CK2
DQ30
M_DATA_R_31
68
CK2#
DQ31
M_DATA_R_32
127
CKE0
DQ32
M_DATA_R_33
129
CKE1
DQ33
M_DATA_R_34
135
CAS#
DQ34
M_DATA_R_35
139
RAS#
DQ35
M_DATA_R_36
128
WE#
DQ36
M_DATA_R_37
130
S0#
DQ37
M_DATA_R_38
136
S1#
DQ38
M_DATA_R_39
140
SA0
DQ39
M_DATA_R_40
141
SA1
DQ40
M_DATA_R_41
145
SA2
DQ41
M_DATA_R_42
151
SCL
DQ42
M_DATA_R_43
153
SDA
DQ43
M_DATA_R_44
142
RESET(DU)
DQ44
M_DATA_R_45
146
DQ45
M_DATA_R_46
152
DM0
DQ46
M_DATA_R_47
154
DM1
DQ47
M_DATA_R_48
163
DM2
DQ48
M_DATA_R_49
165
DM3
DQ49
M_DATA_R_50
171
DM4
DQ50
M_DATA_R_51
175
DM5
DQ51
M_DATA_R_52
164
DM6
DQ52
M_DATA_R_53
166
DM7
DQ53
M_DATA_R_54
172
DM8
DQ54
M_DATA_R_55
176
DQ55
M_DATA_R_56
177
DQS0
DQ56
M_DATA_R_57
181
DQS1
DQ57
M_DATA_R_58
187
DQS2
DQ58
M_DATA_R_59
189
DQS3
DQ59
M_DATA_R_60
178
DQS4
DQ60
M_DATA_R_61
182
DQS5
DQ61
M_DATA_R_62
188
DQS6
DQ62
M_DATA_R_63
190
DQS7
DQ63
DQS8
42
RSVD4
42
RSVD5
42
RSVD6
42
RSVD7
B
C
+V3.3S
R500
J72A CON200_DDR-SODIMM_REV
6,11,12
M_A[12:0]
M_A0
112
M_A1
111
M_A2
110
M_A3
109
M_A4
108
M_A5
107
M_A6
106
M_A7
105
M_A8
102
M_A9
101
M_A10
115
M_A11
100
M_A12
99
97
42
DDR_RSVD2
117
6,11,12
M_BS0#
116
6,11,12
M_BS1#
98
11,12
M_CB_R[7:0]
M_CB_R0
71
M_CB_R1
73
M_CB_R2
79
M_CB_R3
83
M_CB_R4
72
M_CB_R5
74
M_CB_R6
80
M_CB_R7
84
35
6
M_CLK_DDR3
37
6
M_CLK_DDR3#
158
6
M_CLK_DDR4#
160
6
M_CLK_DDR4
89
6
M_CLK_DDR5
91
6
M_CLK_DDR5#
96
6,12
M_CKE2_R
95
6,12
M_CKE3_R
120
6,11,12
M_CAS#
118
6,11,12
M_RAS#
+V3.3S_SPD
119
6,11,12
M_WE#
121
6,12
M_CS2_R#
122
6,12
M_CS3_R#
194
196
198
195
193
14,15,18,21
SMB_CLK
86
14,15,18,21
SMB_DATA
RSVD5
12
26
48
62
134
148
170
184
78
11,12
M_DQS_R[8:0]
M_DQS_R0
11
M_DQS_R1
25
M_DQS_R2
47
M_DQS_R3
61
M_DQS_R4
133
M_DQS_R5
147
M_DQS_R6
169
M_DQS_R7
183
M_DQS_R8
77
SO DIMM 1
40
SM_VREF_DIMM
RSVD4
RSVD5
RSVD6
RSVD7
C
D
+V3.3S_SPD
0.01_1%
M_DATA_R_0
5
A0
DQ0
M_DATA_R_1
7
A1
DQ1
M_DATA_R_2
13
A2
DQ2
M_DATA_R_3
17
A3
DQ3
M_DATA_R_4
6
A4
DQ4
M_DATA_R_5
8
A5
DQ5
M_DATA_R_6
14
A6
DQ6
M_DATA_R_7
18
A7
DQ7
M_DATA_R_8
19
A8
DQ8
M_DATA_R_9
23
A9
DQ9
M_DATA_R_10
29
A10/AP
DQ10
M_DATA_R_11
31
A11
DQ11
M_DATA_R_12
20
A12
DQ12
M_DATA_R_13
24
A13(DU)
DQ13
M_DATA_R_14
30
DQ14
M_DATA_R_15
32
BA0
DQ15
M_DATA_R_16
41
BA1
DQ16
M_DATA_R_17
43
BA2(DU)
DQ17
M_DATA_R_18
49
CB0
DQ18
M_DATA_R_19
53
CB1
DQ19
M_DATA_R_20
42
CB2
DQ20
M_DATA_R_21
44
CB3
DQ21
M_DATA_R_22
50
CB4
DQ22
M_DATA_R_23
54
CB5
DQ23
M_DATA_R_24
55
CB6
DQ24
M_DATA_R_25
59
CB7
DQ25
M_DATA_R_26
65
CK0
DQ26
M_DATA_R_27
67
CK0#
DQ27
M_DATA_R_28
56
CK1#
DQ28
M_DATA_R_29
60
CK1
DQ29
M_DATA_R_30
66
CK2
DQ30
M_DATA_R_31
68
CK2#
DQ31
M_DATA_R_32
127
CKE0
DQ32
M_DATA_R_33
129
CKE1
DQ33
M_DATA_R_34
135
CAS#
DQ34
M_DATA_R_35
139
RAS#
DQ35
M_DATA_R_36
128
WE#
DQ36
M_DATA_R_37
130
S0#
DQ37
M_DATA_R_38
136
S1#
DQ38
M_DATA_R_39
140
SA0
DQ39
M_DATA_R_40
141
SA1
DQ40
M_DATA_R_41
145
SA2
DQ41
M_DATA_R_42
151
SCL
DQ42
M_DATA_R_43
153
SDA
DQ43
M_DATA_R_44
142
RESET(DU)
DQ44
M_DATA_R_45
146
DQ45
M_DATA_R_46
152
DM0
DQ46
M_DATA_R_47
154
DM1
DQ47
M_DATA_R_48
163
DM2
DQ48
M_DATA_R_49
165
DM3
DQ49
M_DATA_R_50
171
DM4
DQ50
M_DATA_R_51
175
DM5
DQ51
M_DATA_R_52
164
DM6
DQ52
M_DATA_R_53
166
DM7
DQ53
M_DATA_R_54
172
DM8
DQ54
M_DATA_R_55
176
DQ55
M_DATA_R_56
177
DQS0
DQ56
M_DATA_R_57
181
DQS1
DQ57
M_DATA_R_58
187
DQS2
DQ58
M_DATA_R_59
189
DQS3
DQ59
M_DATA_R_60
178
DQS4
DQ60
M_DATA_R_61
182
DQS5
DQ61
M_DATA_R_62
188
DQS6
DQ62
M_DATA_R_63
190
DQS7
DQ63
DQS8
R509 0
SM_VREF_DIMM_D
C526
0.1UF
Title
DDR SO-DIMM
Size
Project:
A
855PM Platform
Date:
Monday, February 24, 2003
D
E
13,40
+V2.5_DDR
J64B CON200_DDR-SODIMM
9
3
VDD1
VSS1
21
15
VDD2
VSS2
33
27
VDD3
VSS3
45
39
VDD4
VSS4
57
51
VDD5
VSS5
69
63
VDD6
VSS6
81
75
VDD7
VSS7
93
87
VDD8
VSS8
113
103
VDD9
VSS9
131
125
VDD10
VSS10
143
137
VDD11
VSS11
155
149
VDD12
VSS12
157
159
VDD13
VSS13
167
161
VDD14
VSS14
179
173
VDD15
VSS15
191
185
VDD16
VSS16
10
4
VDD17
VSS17
22
16
VDD18
VSS18
34
28
VDD19
VSS19
36
38
VDD20
VSS20
46
40
VDD21
VSS21
58
52
VDD22
VSS22
70
64
VDD23
VSS23
82
76
VDD24
VSS24
92
88
VDD25
VSS25
94
90
VDD26
VSS26
114
104
VDD27
VSS27
132
126
VDD28
VSS28
144
138
VDD29
VSS29
156
150
VDD30
VSS30
+V3.3S_SPD
168
162
VDD31
VSS31
180
174
VDD32
VSS32
192
186
VDD33
VSS33
199
85
VDDID
DU1
197
123
VDDSPD
DU2
1
124
VREF1
DU3
2
200
VREF2
DU4
C482
201
GND0
0.1UF
202
GND1
13,40
+V2.5_DDR
J72B CON200_DDR-SODIMM_REV
9
3
VDD1
VSS1
21
15
VDD2
VSS2
33
27
VDD3
VSS3
45
39
VDD4
VSS4
57
51
VDD5
VSS5
69
63
VDD6
VSS6
81
75
VDD7
VSS7
93
87
VDD8
VSS8
113
103
VDD9
VSS9
131
125
VDD10
VSS10
143
137
VDD11
VSS11
155
149
VDD12
VSS12
157
159
VDD13
VSS13
167
161
VDD14
VSS14
179
173
VDD15
VSS15
191
185
VDD16
VSS16
10
4
VDD17
VSS17
22
16
VDD18
VSS18
34
28
VDD19
VSS19
36
38
VDD20
VSS20
46
40
VDD21
VSS21
58
52
VDD22
VSS22
70
64
VDD23
VSS23
82
76
VDD24
VSS24
92
88
VDD25
VSS25
94
90
VDD26
VSS26
114
104
VDD27
VSS27
132
126
VDD28
VSS28
144
138
VDD29
VSS29
156
150
VDD30
VSS30
168
162
VDD31
VSS31
180
174
VDD32
VSS32
192
186
VDD33
VSS33
+V3.3S_SPD
RSVD4
199
85
VDDID
DU1
RSVD6
197
123
VDDSPD
DU2
RSVD7
1
124
VREF1
DU3
2
200
VREF2
DU4
201
GND0
202
GND1
Document Number
Rev
Sheet
10
of
47
E
4
3
2
1

Advertisement

Table of Contents
loading

Table of Contents