Pin Assignments In Each Mode - Hitachi H8/3062 Hardware Manual

1.3.3

Pin Assignments in Each Mode

Table 1.4 lists the pin assignments in each mode.
Table 1.4 Pin Assignments in Each Mode (FP-100B or TFP-100B, FP-100A)
Pin No.
FP-100B
TFP-100B FP-100A
1 3
2 4
3 5
4 6
5 7
6 8
7 9
8 10
9 11
10 12
11 13
12 14
13 15
14 16
15 17
16 18
17 19
18 20
19 21
20 22
21 23
22 24
23 25
24 26
16
Mode 1 Mode 2
4
v (v )* v
CC CL CC
PB /TP / PB /TP /
0 8 0 8
TMO /CS TMO /CS
0 7 0 7
PB /TP / PB /TP /
1 9 1 9
TMIO /CS TMIO /CS
1 6 1
PB /TP / PB /TP /
2 10 2 10
TMO /CS TMO /CS
2 5 2 5
PB /TP / PB /TP /
3 11 3 11
TMIO /CS TMIO /CS
3 4 3
PB /TP PB /TP
4 12 4 12
PB /TP PB /TP
5 13 5 13
PB /TP PB /TP
6 14 6 14
PB /TP PB /TP
7 15 7 15
RESO/ RESO/
3 3
FWE* FWE*
V V
SS SS
P9 /TxD P9 /TxD
0 0 0 0
P9 /TxD P9 /TxD
1 1 1 1
P9 /RxD P9 /RxD
2 0 2 0
P9 /RxD P9 /RxD
3 1 3 1
P9 /SCK / P9 /SCK
4 0 4 0
IRQ IRQ
4 4
P9 /SCK / P9 /SCK
5 1 5 1
IRQ IRQ
5 5
1 2
P4 /D * P4 /D *
0 0 0 0
1 2
P4 /D * P4 /D *
1 1 1 1
1 2
P4 /D * P4 /D *
2 2 2 2
1 2
P4 /D * P4 /D *
3 3 3 3
V V
SS SS
1 2
P4 /D * P4 /D *
4 4 4 4
1 2
P4 /D * P4 /D *
5 5 5 5
Pin Name
Mode 3 Mode 4
v v
CC CC
PB /TP / PB /TP
0 8 0
TMO /CS TMO /CS
0 7 0
PB /TP / PB /TP
1 9 1
TMIO /CS TMIO /CS
6 1 6 1
PB /TP / PB /TP
2 10 2
TMO /CS TMO /CS
2 5 2
PB /TP / PB /TP
3 11 3
TMIO /CS TMIO /CS
4 3 4 3
PB /TP PB /TP
4 12 4
PB /TP PB /TP
5 13 5
PB /TP PB /TP
6 14 6
PB /TP PB /TP
7 15 7
RESO/ RESO/
3 3
FWE* FWE*
V V
SS SS
P9 /TxD P9 /TxD
0 0 0
P9 /TxD P9 /TxD
1 1 1
P9 /RxD P9 /RxD
2 0 2
P9 /RxD P9 /RxD
3 1 3
/ P9 /SCK / P9 /SCK
4 0 4
IRQ IRQ
4 4
/ P9 /SCK / P9 /SCK
5 1 5
IRQ IRQ
5 5
1
P4 /D * P4 /D *
0 0 0 0
1
P4 /D * P4 /D *
1 1 1 1
1
P4 /D * P4 /D *
2 2 2 2
1
P4 /D * P4 /D *
3 3 3 3
V V
SS SS
1
P4 /D * P4 /D *
4 4 4 4
1
P4 /D * P4 /D *
5 5 5 5
Mode 5 Mode 6
v v
CC CC
/ PB /TP / PB /TP
8 0 8 0
TMO /CS TMO
7 0 7
/ PB /TP / PB /TP
9 1 9 1
TMIO /CS TMIO
6 1 6
/ PB /TP / PB /TP
10 2 10 2
TMO /CS TMO
5 2 5
/ PB /TP / PB /TP
11 3 11 3
TMIO /CS TMIO
4 3 4
PB /TP PB /TP
12 4 12 4
PB /TP PB /TP
13 5 13 5
PB /TP PB /TP
14 6 14 6
PB /TP PB /TP
15 7 15 7
RESO/ RESO/
3
FWE* FWE*
V V
SS SS
P9 /TxD P9 /TxD
0 0 0 0
P9 /TxD P9 /TxD
1 1 1 1
P9 /RxD P9 /RxD
0 2 0 2
P9 /RxD P9 /RxD
1 3 1 3
/ P9 /SCK / P9 /SCK
0 4 0 4
IRQ IRQ
4 4
/ P9 /SCK / P9 /SCK
1 5 1 5
IRQ IRQ
5 5
2 1
P4 /D * P4
0 0 0
2 1
P4 /D * P4
1 1 1
2 1
P4 /D * P4
2 2 2
2 1
P4 /D * P4
3 3 3
V V
SS SS
2 1
P4 /D * P4
4 4 4
2 1
P4 /D * P4
5 5 5
Mode 7
v
CC
/ PB /TP /
8 0 8
TMO
0 0
/ PB /TP /
9 1 9
TMIO
1 1
/ PB /TP /
10 2 10
TMO
2 2
/ PB /TP /
11 3 11
TMIO
3 3
PB /TP
12 4 12
PB /TP
13 5 13
PB /TP
14 6 14
PB /TP
15 7 15
RESO/
3 3
FWE*
V
SS
P9 /TxD
0 0 0
P9 /TxD
1 1 1
P9 /RxD
0 2 0
P9 /RxD
1 3 1
/ P9 /SCK /
0 4 0
IRQ
4
/ P9 /SCK /
1 5 1
IRQ
5
P4
0
P4
1
P4
2
P4
3
V
SS
P4
4
P4
5