Altera Cyclone IV Device Handbook page 66

Table 5–2. GCLK Network Connections for EP4CGX30, EP4CGX50, EP4CGX75, EP4CGX110, and EP4CGX150 Devices
GCLK Network Clock
Sources
0 1
— — — — — — — — — — — —
CLKIO4/DIFFCLK_2n
— — — — — — — — — — — — —
CLKIO5/DIFFCLK_2p
— — — — — — — — — — — — —
CLKIO6/DIFFCLK_3n
— — — — — — — — — — — —
CLKIO7/DIFFCLK_3p
— — — — — — — — — — — — — — — — — —
CLKIO8/DIFFCLK_5n
— — — — — — — — — — — — — — — — — — —
CLKIO9/DIFFCLK_5p
CLKIO10/DIFFCLK_4n/RE
— — — — — — — — — — — — — — — — — — —
FCLK3n
CLKIO11/DIFFCLK_4p/RE
— — — — — — — — — — — — — — — — — —
FCLK3p
CLKIO12/DIFFCLK_7p/RE
— — — — — — — — — — — — — — — — — — — — — — — —
FCLK2p
CLKIO13/DIFFCLK_7n/RE
— — — — — — — — — — — — — — — — — — — — — — — — —
FCLK2n
— — — — — — — — — — — — — — — — — — — — — — — — —
CLKIO14/DIFFCLK_6p
— — — — — — — — — — — — — — — — — — — — — — — —
CLKIO15/DIFFCLK_6n
v
— —
PLL_1_C0
v
—
PLL_1_C1
v
—
PLL_1_C2
v
—
PLL_1_C3
— —
PLL_1_C4
— — — — — —
PLL_2_C0
— — — — — — —
PLL_2_C1
— — — — — —
PLL_2_C2
— — — — — — —
PLL_2_C3
— — — — — — — —
PLL_2_C4
2 3 4 5 6 7 8 9
v v
— — — — — — — — — — — — — — — — — — —
v
— — — — — — — — — — — — — — — — — — — — — —
v
— — — — — — — — — — — — — — — — — — — — —
v
— — — — — — — — — — — — — — — — — — — — — —
v v v
— — — — — — — — — — — — — — — — — — — — —
v v
— —
v
— —
v v
— — — — — — — — — —
v v
—
v
—
GCLK Networks
10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29
v v v
— — — — — — — — — — — — — — —
v v v
— —
v v v
— — — — — — — — — — — — — —
v v v
— — —
v
— — — — — — —
v
— — — — — — — —
— — — — — — — — —
v v
— — — — — — — —
(1), (2)
(Part 1 of 4)
— — — — — — — — — — — —
— — — — — — — — — — — —
v v v
— — — — — — — — —
v v v
— — — — — — — —
v v v
— — — — — — —
v v v
— — — — — — — — —
v
—
v v
v
v
— —
v
— —
v
v
—
v
v v v
— — — — — — — — —
v v
— — — — — — — — —
v v
— — — — — — — — — —
v v
— — — — — — — — —
v v v
— — — — — — —
v v
— —
v
— —
v v
— —
v v
—
v v
—
v
— — —
v
— — —
v
— — —
v v v
—