ST STM32L4 5 Series Reference Manual page 9

RM0351
8.4.7
8.4.8
8.4.9
8.4.10
8.4.11
8.4.12
8.4.13
9 System configuration controller (SYSCFG) . . . . . . . . . . . . . . . . . . . . 309
9.1 SYSCFG main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 309
9.2 SYSCFG registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 309
9.2.1
9.2.2
9.2.3
9.2.4
9.2.5
9.2.6
9.2.7
9.2.8
9.2.9
9.2.10
9.2.11
9.2.12
10 Peripherals interconnect matrix . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 324
10.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 324
10.2 Connection summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 325
10.3 Interconnection details . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 325
10.3.1
10.3.2
GPIO port bit set/reset register (GPIOx_BSRR) (x = A..I) . . . . . . . . . . 302
GPIO port configuration lock register (GPIOx_LCKR)
(x = A..I) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 303
GPIO alternate function low register (GPIOx_AFRL)
(x = A..I) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 304
GPIO alternate function high register (GPIOx_AFRH)
(x = A..I) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 305
GPIO port bit reset register (GPIOx_BRR) (x =A..I) . . . . . . . . . . . . . . 305
GPIO port analog switch control register (GPIOx_ASCR)(x = A..H) . . 305
GPIO register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 307
SYSCFG memory remap register (SYSCFG_MEMRMP) . . . . . . . . . . 309
SYSCFG configuration register 1 (SYSCFG_CFGR1) . . . . . . . . . . . . 310
SYSCFG external interrupt configuration register 1
(SYSCFG_EXTICR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 312
SYSCFG external interrupt configuration register 2
(SYSCFG_EXTICR2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 314
SYSCFG external interrupt configuration register 3
(SYSCFG_EXTICR3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 315
SYSCFG external interrupt configuration register 4
(SYSCFG_EXTICR4) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 317
SYSCFG SRAM2 control and status register (SYSCFG_SCSR) . . . . 318
SYSCFG configuration register 2 (SYSCFG_CFGR2) . . . . . . . . . . . . 319
SYSCFG SRAM2 write protection register (SYSCFG_SWPR) . . . . . . 320
SYSCFG SRAM2 key register (SYSCFG_SKR) . . . . . . . . . . . . . . . . . 320
SYSCFG SRAM2 write protection register 2 (SYSCFG_SWPR2) . . . 321
SYSCFG register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 322
From timer (TIM1/TIM2/TIM3/TIM4/TIM5/TIM8/TIM15/TIM16/TIM17) to
timer (TIM1/TIM2/TIM3/TIM4/TIM5/TIM8/TIM15) . . . . . . . . . . . . . . . . 326
From timer (TIM1/TIM2/TIM3/TIM4/TIM6/TIM8/TIM15) and EXTI to ADC
(ADC1/ADC2/ADC3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 327
DocID024597 Rev 5
Contents
9/1830
48