ST STM32L4 5 Series Reference Manual page 26

Contents
29.3.2
29.3.3
29.3.4
29.3.5
29.3.6
29.3.7
29.3.8
29.3.9
29.3.10 HASH error management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 863
29.4 HASH interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 863
29.5 HASH processing time . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 864
29.6 HASH registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 865
29.6.1
29.6.2
29.6.3
29.6.4
29.6.5
29.6.6
29.6.7
29.6.8
30 Advanced-control timers (TIM1/TIM8) . . . . . . . . . . . . . . . . . . . . . . . . . 876
30.1 TIM1/TIM8 introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 876
30.2 TIM1/TIM8 main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 876
30.3 TIM1/TIM8 functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 878
30.3.1
30.3.2
30.3.3
30.3.4
30.3.5
30.3.6
30.3.7
30.3.8
30.3.9
30.3.10 Output compare mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 904
30.3.11 PWM mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 905
26/1830
HASH internal signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 854
About secure hash algorithms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 855
Message data feeding . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 855
Message digest computing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 857
Message padding . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 858
HMAC operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 859
Context swapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 861
HASH DMA interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 863
HASH control register (HASH_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 865
HASH data input register (HASH_DIN) . . . . . . . . . . . . . . . . . . . . . . . . 868
HASH start register (HASH_STR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 869
HASH digest registers (HASH_HR0..7) . . . . . . . . . . . . . . . . . . . . . . . . 870
HASH interrupt enable register (HASH_IMR) . . . . . . . . . . . . . . . . . . . 872
HASH status register (HASH_SR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 873
HASH context swap registers (HASH_CSRx) . . . . . . . . . . . . . . . . . . . 874
HASH register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 875
Time-base unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 878
Counter modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 880
Repetition counter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 891
External trigger input . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 893
Clock selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 895
Capture/compare channels . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 899
Input capture mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 902
PWM input mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 903
Forced output mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 903
DocID024597 Rev 5
RM0351