ST STM32L4 5 Series Reference Manual page 16

Contents
18.4.12 Channel-wise programmable sampling time (SMPR1, SMPR2) . . . . . 518
18.4.13 Single conversion mode (CONT=0) . . . . . . . . . . . . . . . . . . . . . . . . . . . 519
18.4.14 Continuous conversion mode (CONT=1) . . . . . . . . . . . . . . . . . . . . . . . 519
18.4.15 Starting conversions (ADSTART, JADSTART) . . . . . . . . . . . . . . . . . . . 520
18.4.16 Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 521
18.4.17 Stopping an ongoing conversion (ADSTP, JADSTP) . . . . . . . . . . . . . . 521
18.4.18 Conversion on external trigger and trigger polarity (EXTSEL, EXTEN,
18.4.19 Injected channel management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 525
18.4.20 Discontinuous mode (DISCEN, DISCNUM, JDISCEN) . . . . . . . . . . . . 527
18.4.21 Queue of context for injected conversions . . . . . . . . . . . . . . . . . . . . . . 528
18.4.22 Programmable resolution (RES) - fast conversion mode . . . . . . . . . . 536
18.4.23 End of conversion, end of sampling phase (EOC, JEOC, EOSMP) . . 537
18.4.24 End of conversion sequence (EOS, JEOS) . . . . . . . . . . . . . . . . . . . . . 537
18.4.25 Timing diagrams example (single/continuous modes,
18.4.26 Data management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 539
18.4.27 Managing conversions using the DFSDM . . . . . . . . . . . . . . . . . . . . . . 545
18.4.28 Dynamic low-power features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 545
18.4.29 Analog window watchdog (AWD1EN, JAWD1EN, AWD1SGL,
18.4.30 Oversampler . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 554
18.4.31 Dual ADC modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 560
18.4.32 Temperature sensor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 575
18.4.33 VBAT supply monitoring . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 576
18.4.34 Monitoring the internal voltage reference . . . . . . . . . . . . . . . . . . . . . . 577
18.5 ADC interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 579
18.6 ADC registers (for each ADC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 580
18.6.1
18.6.2
18.6.3
18.6.4
18.6.5
18.6.6
18.6.7
18.6.8
18.6.9
18.6.10 ADC watchdog threshold register 3 (ADC_TR3) . . . . . . . . . . . . . . . . . 596
16/1830
JEXTSEL, JEXTEN) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 523
hardware/software triggers) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 538
AWD1CH, AWD2CH, AWD3CH, AWD_HTx, AWD_LTx, AWDx) . . . . 550
ADC interrupt and status register (ADC_ISR) . . . . . . . . . . . . . . . . . . . 580
ADC interrupt enable register (ADC_IER) . . . . . . . . . . . . . . . . . . . . . . 582
ADC control register (ADC_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 584
ADC configuration register (ADC_CFGR) . . . . . . . . . . . . . . . . . . . . . . 587
ADC configuration register 2 (ADC_CFGR2) . . . . . . . . . . . . . . . . . . . 591
ADC sample time register 1 (ADC_SMPR1) . . . . . . . . . . . . . . . . . . . . 593
ADC sample time register 2 (ADC_SMPR2) . . . . . . . . . . . . . . . . . . . . 594
ADC watchdog threshold register 1 (ADC_TR1) . . . . . . . . . . . . . . . . . 595
ADC watchdog threshold register 2 (ADC_TR2) . . . . . . . . . . . . . . . . . 595
DocID024597 Rev 5
RM0351