ST STM32L4 5 Series Reference Manual page 6

Contents
6.1.1
6.1.2
6.1.3
6.2 Clocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 201
6.2.1
6.2.2
6.2.3
6.2.4
6.2.5
6.2.6
6.2.7
6.2.8
6.2.9
6.2.10
6.2.11
6.2.12
6.2.13
6.2.14
6.2.15
6.2.16
6.2.17
6.2.18
6.2.19
6.3 Low-power modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 218
6.4 RCC registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 219
6.4.1
6.4.2
6.4.3
6.4.4
6.4.5
6.4.6
6.4.7
6.4.8
6.4.9
6.4.10
6.4.11
6/1830
Power reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 199
System reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 199
Backup domain reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 200
HSE clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 207
HSI16 clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 208
MSI clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 209
HSI48 clock (only valid for STM32L496xx/4A6xx devices) . . . . . . . . . 209
PLL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 210
LSE clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 211
LSI clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 211
System clock (SYSCLK) selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . 211
Clock source frequency versus voltage scaling . . . . . . . . . . . . . . . . . . 212
Clock security system (CSS) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 212
Clock security system on LSE . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 213
USB Clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 213
ADC clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 213
RTC clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 213
Timer clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 214
Watchdog clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 214
Clock-out capability . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 214
Internal/external clock measurement with TIM15/TIM16/TIM17 . . . . . 215
Peripheral clock enable register
(RCC_AHBxENR, RCC_APBxENRy) . . . . . . . . . . . . . . . . . . . . . . . . . 217
Clock control register (RCC_CR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 219
Internal clock sources calibration register (RCC_ICSCR) . . . . . . . . . . 222
Clock configuration register (RCC_CFGR) . . . . . . . . . . . . . . . . . . . . . 223
PLL configuration register (RCC_PLLCFGR) . . . . . . . . . . . . . . . . . . . 225
PLLSAI1 configuration register (RCC_PLLSAI1CFGR) . . . . . . . . . . . 228
PLLSAI2 configuration register (RCC_PLLSAI2CFGR) . . . . . . . . . . . 231
Clock interrupt enable register (RCC_CIER) . . . . . . . . . . . . . . . . . . . . 232
Clock interrupt flag register (RCC_CIFR) . . . . . . . . . . . . . . . . . . . . . . 234
Clock interrupt clear register (RCC_CICR) . . . . . . . . . . . . . . . . . . . . . 235
AHB1 peripheral reset register (RCC_AHB1RSTR) . . . . . . . . . . . . . . 237
AHB2 peripheral reset register (RCC_AHB2RSTR) . . . . . . . . . . . . . . 238
DocID024597 Rev 5
RM0351