Renesas H8 Series Hardware Manual page 579

Mnemonic
ADD.B #xx:8, Rd
ADD.B Rs, Rd
ADD.W Rs, Rd
ADDX.B #xx:8, Rd
ADDX.B Rs, Rd
ADDS.W #1, Rd
ADDS.W #2, Rd
INC.B Rd
DAA.B Rd
SUB.B Rs, Rd
SUB.W Rs, Rd
SUBX.B #xx:8, Rd
SUBX.B Rs, Rd
SUBS.W #1, Rd
SUBS.W #2, Rd
DEC.B Rd
DAS.B Rd
NEG.B Rd
CMP.B #xx:8, Rd
CMP.B Rs, Rd
CMP.W Rs, Rd
Operation
B Rd8+#xx:8 → Rd8
B Rd8+Rs8 → Rd8
W Rd16+Rs16 → Rd16
B Rd8+#xx:8 +C → Rd8
B Rd8+Rs8 +C → Rd8
W Rd16+1 → Rd16
W Rd16+2 → Rd16
B Rd8+1 → Rd8
B Rd8 decimal adjust → Rd8
B Rd8−Rs8 → Rd8
W Rd16−Rs16 → Rd16
B Rd8−#xx:8 −C → Rd8
B Rd8−Rs8 −C → Rd8
W Rd16−1 → Rd16
W Rd16−2 → Rd16
B Rd8−1 → Rd8
B Rd8 decimal adjust → Rd8
B 0−Rd → Rd
B Rd8−#xx:8
B Rd8−Rs8
W Rd16−Rs16
Appendix A CPU Instruction Set
Addressing Mode/
Instruction Length (bytes)
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
2
Rev. 7.00 Mar 10, 2005 page 537 of 652
Condition Code
I H N Z V C

2

2
 (1)
2

(2) 2

(2) 2
      2
      2
   2
 *
* (3) 2

2
 (1)
2

(2) 2

(2) 2
      2
      2
   2
 * *  2

2

2

2
 (1)
2
REJ09B0042-0700