Sdram Banks, Page Hits, And Page Misses - Motorola DigitalDNA ColdFire MCF5272 User Manual

SDRAM Banks, Page Hits, and Page Misses

Table 9-5. Internal Address Multiplexing (16-Bit Data Bus)
SDRAM
Device Pin
Pin
A8 A7
A9 A8
A10 A9
A10_PRECHG A10/AP
A12 A11
A13 A12
SDBA0 BA0
SDBA1 BA1
Table 9-6. Internal Address Multiplexing (32-Bit Data Bus)
SDRAM
Device Pin
Pin
A2 A0
A3 A1
A4 A2
A5 A3
A6 A4
A7 A5
A8 A6
A9 A7
A10 A8
A11 A9
A10_PRECHG A10/AP
A13 A11
A14 A12
SDBA0 BA0
SDBA1 BA1
9.4 SDRAM Banks, Page Hits, and Page Misses
SDRAMs can have up to four banks addressed by SDBA1 and SDBA0. The two uppermost
address lines of the memory space are mapped to SDBA1 and SDBA0. Specific address
lines mapped depend on the size of the SDRAM array and are defined in the SDCR.
Each of the four bank address registers holds the page address (lower bits of row address)
9-6
8-Bit
16 Mbytes 64 Mbytes 16 Mbytes 64 Mbytes 128 Mbytes 256 Mbytes
A8/A17 A8/A17
A9/A18 A9/A18
A19 A19
A20 A20
A21
A21 A22
A23
8-Bit
16 64 16
Mbytes Mbytes Mbytes
A2/A11 A2/A11 A2/A10
A3/A12 A3/A12 A3/A11
A4/A13 A4/A13 A4/A12
A5/A14 A5/A14 A5/A13
A6/A15 A6/A15 A6/A14
A7/A16 A7/A16 A7/A15
A8/A17 A8/A17 A8/A16
A9/A18 A9/A18 A9/A17
A10/A19 A10/A19 A18
A20 A20 A19
A21 A21 A20
A22
A22 A23 A21
A24
MCF5272 User's Manual
16-Bit
A8/A16 A8/A16
A17 A17
A18 A18
A19 A19
A20
A20 A21
A22
16-Bit
64 128 256
Mbytes Mbytes Mbytes
A2/A10 A2/A11 A2/A11
A3/A11 A3/A12 A3/A12
A4/A12 A4/A13 A4/A13
A5/A13 A5/A14 A5/A14
A6/A14 A6/A15 A6/A15
A7/A15 A7/A16 A7/A16
A8/A16 A8/A17 A8/A17
A9/A17 A9/A18 A9/A18
A18 A10/A19 A10/A19
A19 A20 A20
A20 A21 A21
A21 A22 A22
A23
A22 A23 A24
A23 A24 A25
A8/A17 A8/A17
A9/A18 A9/A18
A19 A19
A20 A20
A21 A21
A22
A22 A23
A23 A24
32-Bit
64 128
Mbytes Mbytes
A2/A10 A2/A10
A3/A11 A3/A11
A4/A12 A4/A12
A5/A13 A5/A13
A6/A14 A6/A14
A7/A15 A7/A15
A8/A16 A8/A16
A9/A17 A9/A17
A18 A18
A19 A19
A20 A20
A21
A21 A22
A22 A23