Fmc Hpc1 Connector J2 - Xilinx VCU110 User Manual

Table 1-60: J22 VITA 57.1 FMC HPC0 Sections J and K to FPGA U1 Connections
J22
FMC Schematic
HPC0 Net Name
Pin
J2 NA
J3 NA
J6 NA
J7 NA
J9 NA
J10 NA
J12 NA
J13 NA
J15 NA
J16 NA
J18 NA
J19 NA
J21 NA
J22 NA
J24 NA
J25 NA
J27 NA
J28 NA
J30 NA
J31 NA
J33 NA
J34 NA
J36 NA
J37 NA
J39 NA
J39 NA

FMC HPC1 Connector J2

[Figure 1-2, callout 34]
The HPC connector at J2 implements a subset of the full FMC HPC connectivity:
• 11 differential user-defined pairs (11 LA pairs: LA[00:10])
• 8 GT transceivers
VCU110 Evaluation Board
UG1073 (v1.2) March 26, 2016
U1
I/O FMC
FPGA
Standard HPC0
Pin
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
www.xilinx.com
Chapter 1: VCU110 Evaluation Board Features
J22
Schematic
Net Name
Pin
K1 NA
K4 NA
K5 NA
K7 NA
K8 NA
K10 NA
K11 NA
K13 NA
K14 NA
K16 NA
K17 NA
K19 NA
K20 NA
K22 NA
K23 NA
K25 NA
K26 NA
K28 NA
K29 NA
K31 NA
K32 NA
K34 NA
K35 NA
K37 NA
K38 NA
K40 NA
I/O U1 FPGA
Standard Pin
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
NA
115
Send Feedback