Motorola MPC860 PowerQUICC User Manual page 470

Part IV. Hardware Interface
CLKOUT/
GCLK2_50
GCLK1_50
A[0Ð31]
TS
Address Controlled by SAM
Table 16-17 shows how MxMR[AMx] settings affect address multiplexing.
External Bus
AMx A16 A17 A18 A19 A20 A21 A22 A23 A24 A25 A26 A27 A28 A29 A30 A31
Address Pin
000 Ñ
Signal
001 Ñ
Driven on
External Pin
010 A6
when
011 Ñ
Address
Multiplexing
100 A4
is Enabled
101 Ñ
16-44
RAM Word 1
Figure 16-43. Address Multiplex Timing
Table 16-17. Address Multiplexing
Ñ A10 A11 A12 A13 A14 A15 A16 A17 A18 A19 A20 A21 A22 A23
A8 A9 A10 A11 A12 A13 A14 A15 A16 A17 A18 A19 A20 A21 A22
A7 A8 A9 A10 A11 A12 A13 A14 A15 A16 A17 A18 A19 A20 A21
A6 A7 A8 A9 A10 A11 A12 A13 A14 A15 A16 A17 A18 A19 A20
A5 A6 A7 A8 A9
A4 A5 A6 A7 A8
MPC860 PowerQUICC UserÕs Manual
Address Controlled by AMx of previous RAM word
RAM Word 2
A10 A11 A12 A13 A14 A15 A16 A17 A18 A19
A9 A10 A11 A12 A13 A14 A15 A16 A17 A18
MOTOROLA