Table of Contents
Advertisement
Epson Research and Development
Vancouver Design Center
1
Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
2
2.1
2.1.1
StrongARM SA-1110 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
2.1.2
Variable-Latency IO Access Overview . . . . . . . . . . . . . . . . . . . . . . . . . 8
2.1.3
Variable-Latency IO Access Cycles . . . . . . . . . . . . . . . . . . . . . . . . . . 9
3
S1D13506 Host Bus Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
3.1
Host Bus Interface Pin Mapping . . . . . . . . . . . . . . . . . . . . . . . 11
3.2
4
StrongARM SA-1110 to S1D13506 Interface . . . . . . . . . . . . . . . . . . . . . 13
4.1
Hardware Description . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
4.2
S1D13506 Hardware Configuration . . . . . . . . . . . . . . . . . . . . . . 14
4.3
Performance . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
4.4
Register/Memory Mapping . . . . . . . . . . . . . . . . . . . . . . . . . 15
4.5
StrongARM SA-1110 Register Configuration . . . . . . . . . . . . . . . . . . 16
5
Software . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
6
References . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
6.1
6.2
7
Technical Support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
7.1
7.2
Intel StrongARM SA-1110 Micro-processor . . . . . . . . . . . . . . . . . . 19
Interfacing to the StrongARM SA-1110 Processor
Issue Date: 01/02/08
Table of Contents
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
. . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
. . . . . . . . . . . . . . . . . . . . . . 8
. . . . . . . . . . . . . . . . . . . . . 8
. . . . . . . . . . . . . . . . . . . . 12
. . . . . . . . . . . . . . . . . . 19
Page 3
S1D13506
X25B-G-013-03
Advertisement
Chapters
Table of Contents
