ST STM32F101 Series Reference Manual page 4

Contents
5.1.6
5.1.7
5.1.8
5.1.9
5.1.10
5.2 GPIO register description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83
5.2.1
5.2.2
5.2.3
5.2.4
5.2.5
5.2.6
5.2.7
5.3 Alternate function I/O and debug configuration (AFIO) . . . . . . . . . . . . . . 88
5.3.1
5.3.2
5.3.3
5.3.4
5.3.5
5.3.6
5.3.7
5.3.8
5.4 AFIO register description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
5.4.1
5.4.2
5.4.3
5.4.4
5.4.5
5.4.6
5.5 GPIO and AFIO register maps . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97
5.5.1
5.5.2
6 Interrupts and events . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
6.1 Nested vectored interrupt controller (NVIC) . . . . . . . . . . . . . . . . . . . . . . . 98
6.1.1
6.1.2
4/501
GPIO locking mechanism . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79
Input configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79
Output configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
Alternate function configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
Analog input configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81
Port configuration register low (GPIOx_CRL) (x=A..E) . . . . . . . . . . . . . 83
Port configuration register high (GPIOx_CRH) (x=A..E) . . . . . . . . . . . . 84
Port input data register (GPIOx_IDR) (x=A..E) . . . . . . . . . . . . . . . . . . . 85
Port output data register (GPIOx_ODR) (x=A..E) . . . . . . . . . . . . . . . . . 85
Port bit set/reset register (GPIOx_BSRR) (x=A..E) . . . . . . . . . . . . . . . . 86
Port bit reset register (GPIOx_BRR) (x=A..E) . . . . . . . . . . . . . . . . . . . . 86
Port configuration lock register (GPIOx_LCKR) (x=A..E) . . . . . . . . . . . 87
Using OSC32_IN/OSC32_OUT pins as GPIO ports PC14/PC15 . . . . . 88
Using OSC_IN/OSC_OUT pins as GPIO ports PD0/PD1 . . . . . . . . . . . 88
BXCAN alternate function remapping . . . . . . . . . . . . . . . . . . . . . . . . . . 88
JTAG/SWD alternate function remapping . . . . . . . . . . . . . . . . . . . . . . . 88
Timer alternate function remapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89
USART Alternate function remapping . . . . . . . . . . . . . . . . . . . . . . . . . . 91
I2C 1 alternate function remapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91
SPI 1 alternate function remapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91
Event control register (AFIO_EVCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
AF remap and debug I/O configuration register (AFIO_MAPR) . . . . . . . 93
External interrupt configuration register 1 (AFIO_EXTICR1) . . . . . . . . . 95
External interrupt configuration register 2 (AFIO_EXTICR2) . . . . . . . . . 95
External interrupt configuration register 3 (AFIO_EXTICR3) . . . . . . . . . 96
External interrupt configuration register 4 (AFIO_EXTICR4) . . . . . . . . . 96
GPIO register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97
AFIO register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97
SysTick calibration value register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
Interrupt and exception vectors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
RM0008