ST STM32F101 Series Reference Manual page 14

Contents
19.3 General description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 431
19.3.1
19.3.2
19.3.3
19.3.4
19.3.5
19.3.6
19.3.7
19.3.8
19.3.9
19.3.10 Single wire half duplex communication . . . . . . . . . . . . . . . . . . . . . . . . 448
19.3.11 Smartcard . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 449
19.3.12 IrDA SIR ENDEC block . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 451
19.3.13 Continuous communication using DMA . . . . . . . . . . . . . . . . . . . . . . . . 452
19.3.14 Hardware flow control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 454
19.4 Interrupt requests . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 456
19.5 USART register description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 457
19.5.1
19.5.2
19.5.3
19.5.4
19.5.5
19.5.6
19.5.7
19.6 USART register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 467
20 Debug support (DBG) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 468
20.1 Overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 468
20.2 Referenced ARM documentation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 469
20.3 SWJ debug port (serial wire and JTAG) . . . . . . . . . . . . . . . . . . . . . . . . . 469
20.3.1
20.4 Pinout and debug port pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 471
20.4.1
20.4.2
20.4.3
20.4.4
14/501
Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 433
USART character description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 434
Transmitter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 435
Receiver . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 437
Fractional baud rate generation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 440
Multiprocessor communication . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 442
Parity control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 443
LIN (local interconnection network) mode . . . . . . . . . . . . . . . . . . . . . . 444
USART synchronous mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 446
Status register (USART_SR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 457
Data register (USART_DR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 459
Baud Rate Register (USART_BRR) . . . . . . . . . . . . . . . . . . . . . . . . . . 459
Control register 1 (USART_CR1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 460
Control register 2 (USART_CR2) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 462
Control register 3 (USART_CR3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 464
Guard time and prescaler register (USART_GTPR) . . . . . . . . . . . . . . 466
Mechanism to select the JTAG-DP or the SW-DP . . . . . . . . . . . . . . . . 470
SWJ debug port pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 471
Flexible SWJ-DP pin assignment . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 471
Internal pull-up and pull-down on JTAG pins . . . . . . . . . . . . . . . . . . . . 472
Using serial wire and releasing the unused debug pins as GPIOs . . . 473
RM0008