Table of Contents
Advertisement
Paragraph
Number
8.5.4.1
HSR Host Receive Data Full (HRDF) Bit 0. . . . . . . . . . . . . . . . . . . . . .8-10
8.5.4.2
HSR Host Transmit Data Empty (HTDE) Bit 1. . . . . . . . . . . . . . . . . . .8-11
8.5.4.3
HSR Host Command Pending (HCP) Bit 2 . . . . . . . . . . . . . . . . . . . . . .8-11
8.5.4.4
HSR Host Flags 0,1 (HF0,HF1) Bits 3-4 . . . . . . . . . . . . . . . . . . . . . . . .8-11
8.5.4.5
HSR Reserved Bits 5-6, 8-15 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-11
8.5.4.6
HSR DMA Status (DMA) Bit 7 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-11
8.5.5
Host Base Address Register (HBAR). . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-12
8.5.5.1
HBAR Base Address (BA[10:3]) Bits 0-7 . . . . . . . . . . . . . . . . . . . . . . .8-12
8.5.5.2
HBAR Reserved Bits 8-15 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-12
8.5.6
Host Port Control Register (HPCR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-13
8.5.6.1
HPCR Host GPIO Port Enable (HGEN) Bit 0 . . . . . . . . . . . . . . . . . . . .8-13
8.5.6.2
HPCR Host Address Line 8 Enable (HA8EN) Bit 1 . . . . . . . . . . . . . . .8-13
8.5.6.3
HPCR Host Address Line 9 Enable (HA9EN) Bit 2 . . . . . . . . . . . . . . .8-13
8.5.6.4
HPCR Host Chip Select Enable (HCSEN) Bit 3 . . . . . . . . . . . . . . . . . .8-13
8.5.6.5
HPCR Host Request Enable (HREN) Bit 4 . . . . . . . . . . . . . . . . . . . . . .8-14
8.5.6.6
HPCR Host Acknowledge Enable (HAEN) Bit 5 . . . . . . . . . . . . . . . . .8-14
8.5.6.7
HPCR Host Enable (HEN) Bit 6 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-14
8.5.6.8
HPCR Reserved Bit 7 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-14
8.5.6.9
HPCR Host Request Open Drain (HROD) Bit 8 . . . . . . . . . . . . . . . . . .8-14
8.5.6.10
HPCR Host Data Strobe Polarity (HDSP) Bit 9. . . . . . . . . . . . . . . . . . .8-14
8.5.6.11
HPCR Host Address Strobe Polarity (HASP) Bit 10 . . . . . . . . . . . . . . .8-15
8.5.6.12
HPCR Host Multiplexed bus (HMUX) Bit 11 . . . . . . . . . . . . . . . . . . . .8-15
8.5.6.13
HPCR Host Dual Data Strobe (HDDS) Bit 12. . . . . . . . . . . . . . . . . . . .8-15
8.5.6.14
HPCR Host Chip Select Polarity (HCSP) Bit 13 . . . . . . . . . . . . . . . . . .8-16
8.5.6.15
HPCR Host Request Polarity (HRP) Bit 14 . . . . . . . . . . . . . . . . . . . . . .8-16
8.5.6.16
HPCR Host Acknowledge Polarity (HAP) Bit 15 . . . . . . . . . . . . . . . . .8-16
8.5.7
Data direction register (HDDR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-16
8.5.8
Host Data Register (HDR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-17
8.5.9
DSP-Side Registers After Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-17
8.5.10
Host Interface DSP Core Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-18
8.6
HDI08 - External Host Programmer's Model . . . . . . . . . . . . . . . . . . . . . . . . . .8-19
8.6.1
Interface Control Register (ICR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-21
8.6.1.1
ICR Receive Request Enable (RREQ) Bit 0 . . . . . . . . . . . . . . . . . . . . .8-21
8.6.1.2
ICR Transmit Request Enable (TREQ) Bit 1 . . . . . . . . . . . . . . . . . . . . .8-21
8.6.1.3
ICR Double Host Request (HDRQ) Bit 2 . . . . . . . . . . . . . . . . . . . . . . .8-22
8.6.1.4
ICR Host Flag 0 (HF0) Bit 3 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-22
8.6.1.5
ICR Host Flag 1 (HF1) Bit 4 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-23
8.6.1.6
ICR Host Little Endian (HLEND) Bit 5. . . . . . . . . . . . . . . . . . . . . . . . .8-23
8.6.1.7
ICR Host Mode Control (HM1 and HM0 bits) Bits 5-6 . . . . . . . . . . . .8-23
8.6.1.8
ICR Initialize Bit (INIT) Bit 7 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-24
8.6.2
Command Vector Register (CVR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-25
8.6.2.1
CVR Host Vector (HV[6:0]) Bits 0-6 . . . . . . . . . . . . . . . . . . . . . . . . . .8-25
8.6.2.2
CVR Host Command Bit (HC) Bit 7 . . . . . . . . . . . . . . . . . . . . . . . . . . .8-25
vi
CONTENTS
Title
Page
Number
MOTOROLA
Advertisement
Table of Contents
