Table of Contents
Advertisement
Table
Number
2-1
DSP56367 Functional Signal Groupings . . . . . . . . . . . . . . . . . . . . . . . . . .2-1
2-2
Power Inputs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-4
2-3
Grounds. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-4
2-4
Clock and PLL Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-5
2-5
External Address Bus Signals. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-6
2-6
External Data Bus Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-6
2-7
External Bus Control Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-6
2-8
Interrupt and Mode Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-8
2-9
Host Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-10
2-10
Serial Host Interface Signals. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-13
2-11
Enhanced Serial Audio Interface Signals . . . . . . . . . . . . . . . . . . . . . . . . .2-15
2-12
Enhanced Serial Audio Interface_1 Signals . . . . . . . . . . . . . . . . . . . . . . .2-19
2-13
Digital Audio Interface (DAX) Signals . . . . . . . . . . . . . . . . . . . . . . . . . .2-20
2-14
Timer Signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-21
2-15
JTAG/OnCE Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2-21
3-1
Maximum Ratings. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-2
3-2
Thermal Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-2
3-3
DC Electrical Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-4
3-4
Internal Clocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-6
3-5
Clock Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-7
3-6
PLL Characteristics. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-8
3-7
Reset, Stop, Mode Select, and Interrupt Timing . . . . . . . . . . . . . . . . . . . .3-9
3-8
SRAM Read and Write Accesses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-17
3-9
DRAM Page Mode Timings, One Wait State (Low-Power Apps). . . . . .3-23
3-10
DRAM Page Mode Timings, Two Wait States . . . . . . . . . . . . . . . . . . . .3-24
3-11
DRAM Page Mode Timings, Three Wait States . . . . . . . . . . . . . . . . . . .3-27
3-12
DRAM Page Mode Timings, Four Wait States . . . . . . . . . . . . . . . . . . . .3-29
3-13
DRAM Out-of-Page and Refresh Timings, Four Wait States . . . . . . . . .3-33
3-14
DRAM Out-of-Page and Refresh Timings, Eight Wait States . . . . . . . . .3-35
3-15
DRAM Out-of-Page and Refresh Timings, Eleven Wait States. . . . . . . .3-38
3-16
DRAM Out-of-Page and Refresh Timings, Fifteen Wait States . . . . . . .3-39
3-17
Asynchronous Bus Arbitration Timing. . . . . . . . . . . . . . . . . . . . . . . . . . .3-45
3-18
Host Interface (HDI08) Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-46
3-19
Serial Host Interface SPI Protocol Timing . . . . . . . . . . . . . . . . . . . . . . . .3-55
3-20
SHI I2C Protocol Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-62
3-21
SCL Serial Clock Cycle (T
3-22
Enhanced Serial Audio Interface Timing . . . . . . . . . . . . . . . . . . . . . . . .3-66
3-23
Digital Audio Transmitter Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-72
3-24
Timer Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-73
3-25
GPIO Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-74
3-26
JTAG Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .3-75
5-1
Internal Memory Configurations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-2
5-2
On-chip RAM Memory Locations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-2
MOTOROLA
List of Tables
Title
) Generated as Master . . . . . . . . . . . . . . .3-64
SCL
Page
Number
xxiii
Advertisement
Table of Contents
