Paragraph
Number
10.3.11
10.3.12
Transmit Slot Mask Registers (TSMA, TSMB) . . . . . . . . . . . . . . . . . . . . 10-45
10.3.13
10.4
Operating Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-48
10.4.1
ESAI After Reset. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-48
10.4.2
ESAI Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-48
10.4.3
10.4.4
10.4.4.1
Normal/Network/On-Demand Mode Selection . . . . . . . . . . . . . . . . . 10-50
10.4.4.2
10.4.4.3
Frame Sync Selection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-51
10.4.4.4
10.4.5
Serial I/O Flags . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-52
10.5
GPIO - Pins and Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-53
10.5.1
Port C Control Register (PCRC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10-53
10.5.2
10.5.3
10.6
10.6.1
Initializing the ESAI Using Individual Reset . . . . . . . . . . . . . . . . . . . . . . 10-56
10.6.2
Initializing Just the ESAI Transmitter Section . . . . . . . . . . . . . . . . . . . . . 10-56
10.6.3
Section
11 Enhanced Serial Audio Interface 1 (ESAI_1) . . . . . . . . . . . . . . . . . . . 11-1
11.1
Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-1
11.2
11.2.1
Serial Transmit 0 Data Pin (SDO0_1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-3
11.2.2
Serial Transmit 1 Data Pin (SDO1_1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-3
11.2.3
Serial Transmit 2/Receive 3 Data Pin (SDO2_1/SDI3_1) . . . . . . . . . . . . . 11-3
11.2.4
Serial Transmit 3/Receive 2 Data Pin (SDO3_1/SDI2_1) . . . . . . . . . . . . . 11-3
11.2.5
11.2.6
Serial Transmit 5/Receive 0 Data Pin (SDO5_1/SDI0_1) . . . . . . . . . . . . . 11-4
11.2.7
Receiver Serial Clock (SCKR_1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-4
11.2.8
Transmitter Serial Clock (SCKT_1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-4
11.2.9
11.2.10
Frame Sync for Transmitter (FST_1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-5
11.3
ESAI_1 Programming Model . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11-5
11.3.1
11.3.2
ESAI_1 Transmitter Clock Control Register (TCCR_1) . . . . . . . . . . . . . . 11-6
11.3.2.1
11.3.2.2
TCCR_1 Tx High Freq. Clock Polarity (THCKP) - Bit 20 . . . . . . . . . 11-7
11.3.2.3
TCCR_1 Tx High Freq. Clock Direction (THCKD) - Bit 23 . . . . . . . . 11-7
11.3.3
11.3.4
ESAI_1 Receive Clock Control Register (RCCR_1) . . . . . . . . . . . . . . . . 11-10
MOTOROLA
CONTENTS
Title
Page
Number
xi