Table of Contents
Advertisement
Table
Number
5-3
On-chip ROM Memory Locations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-3
5-4
Internal I/O Memory Map. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-14
6-1
Operating Mode Register (OMR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-2
6-2
DSP56367 Operating Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-5
6-3
DSP56367 Mode Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-6
6-4
Interrupt Priority Level Bits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-7
6-5
Interrupt Sources Priorities Within an IPL . . . . . . . . . . . . . . . . . . . . . . . . .6-9
6-6
DSP56367 Interrupt Vectors. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-10
6-7
DMA Request Sources . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-13
6-8
Identification Register Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-15
6-9
JTAG Identification Register Configuration . . . . . . . . . . . . . . . . . . . . . .6-15
6-10
DSP56367 BSR Bit Definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-15
8-1
HDI08 Signal Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-4
8-2
Strobe Signals Support signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-4
8-3
Host request support signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-4
8-4
HDI08 IRQ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-8
8-5
HDM[2:0] Functionality . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-9
8-6
HDR and HDDR Functionality. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-17
8-7
DSP-Side Registers after Reset. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-18
8-8
HDI08 Host Side Register Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-20
8-9
TREQ RREQ Interrupt Mode (HDM[2:0]=000 or HM[1:0]=00) . . . . . .8-22
8-10
TREQ RREQ DMA Mode (HM1¼0 or HM0¼0) . . . . . . . . . . . . . . . . . .8-22
8-11
HDRQ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-22
8-12
Host Mode Bit Definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-23
8-13
INIT Command Effect . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-24
8-14
Host Request Status (HREQ) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-27
8-15
Host Side Registers After Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .8-29
9-1
SHI Interrupt Vectors . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9-7
9-2
SHI Internal Interrupt Priorities . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9-7
9-3
SHI Noise Reduction Filter Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9-12
9-4
SHI Data Size . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .9-13
9-5
HREQ Function In SHI Slave Modes. . . . . . . . . . . . . . . . . . . . . . . . . . . .9-15
9-6
HCSR Receive Interrupt Enable Bits . . . . . . . . . . . . . . . . . . . . . . . . . . . .9-16
10-1
Receiver Clock Sources (asynchronous mode only) . . . . . . . . . . . . . . . .10-6
10-2
Transmitter Clock Sources . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .10-7
10-3
Transmitter High Frequency Clock Divider . . . . . . . . . . . . . . . . . . . . . .10-14
10-4
Transmit Network Mode Selection. . . . . . . . . . . . . . . . . . . . . . . . . . . . .10-19
10-5
ESAI Transmit Slot and Word Length Selection . . . . . . . . . . . . . . . . . .10-21
10-6
Receiver High Frequency Clock Divider . . . . . . . . . . . . . . . . . . . . . . . .10-27
10-7
SCKR Pin Definition Table . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .10-28
10-8
FSR Pin Definition Table . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .10-29
10-9
HCKR Pin Definition Table . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .10-29
10-10
ESAI Receive Network Mode Selection . . . . . . . . . . . . . . . . . . . . . . . .10-32
xxiv
List of Tables
Title
Page
Number
MOTOROLA
Advertisement
Table of Contents
