Pwm3Clk Source Select Register (Pwm3Clk_Ssr) - Wiznet W7500 Reference Manual

Reset value : 0x0000_0000
31 30 29 28
res res res res
15 14 13 12
res res res res
[2:0] PWM2CLK_PRE – select prescale value of PWM2CLK clock
These bits are written by S/W to select
000 : 1/1 (bypass)
001 : 1/2
010 : 1/4
011 : 1/8
100 : 1/16
101 : 1/32
110 : 1/64
111 : 1/128

PWM3CLK source select register (PWM3CLK_SSR)

Address offset : 0x0e0
Reset value : 0x0000_0001
31 30 29 28
res res res res
15 14 13 12
res res res res
[1:0] P3CSS – PWMCLK3 clock source select register.
These bits are written by S/W to select clock source
00 : disable clock
01 : PLL output clock (MCLK)
10 : Internal 8MHz RC oscillator clock (RCLK)
11 : External oscillator clock (OCLK, 8MHz ~ 24MHz)
W7500x Reference Manual Version1.1.0
27 26 25 24
res res res res
11 10 9 8
res res res res
27 26 25 24
res res res res
11 10 9 8
res res res res
23 22 21 20
res res res res
7 6 5 4
res res res res
23 22 21 20
res res res res
7 6 5 4
res res res res
19 18 17 16
res res res res
3 2 1
res P2CPS
R/W
19 18 17
res res res res
3 2 1 0
res res P3CSS
R/W
54 / 399
0
16