Section 9. Clock Generator Module (Cgm); Contents - Motorola MC68HC908AB32 Technical Data Manual

Technical Data - MC68HC908AB32

9.1 Contents

MC68HC908AB32 Rev. 1.0
-
MOTOROLA

Section 9. Clock Generator Module (CGM)

9.2 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132
9.3 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132
9.4 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133
9.4.1 Crystal Oscillator Circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . 134
9.4.2 Phase-Locked Loop (PLL) Circuit . . . . . . . . . . . . . . . . . . . 135
9.4.2.1 PLL Circuits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135
9.4.2.2 Acquisition and Tracking Modes . . . . . . . . . . . . . . . . . . 136
9.4.2.3 Manual and Automatic PLL Bandwidth Modes . . . . . . . 136
9.4.2.4 Programming the PLL . . . . . . . . . . . . . . . . . . . . . . . . . . 138
9.4.2.5 Special Programming Exceptions . . . . . . . . . . . . . . . . . 139
9.4.3 Base Clock Selector Circuit . . . . . . . . . . . . . . . . . . . . . . . . 140
9.4.4 CGM External Connections . . . . . . . . . . . . . . . . . . . . . . . . 140
9.5 I/O Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 142
9.5.1 Crystal Amplifier Input Pin (OSC1). . . . . . . . . . . . . . . . . . . 142
9.5.2 Crystal Amplifier Output Pin (OSC2) . . . . . . . . . . . . . . . . . 142
9.5.3 External Filter Capacitor Pin (CGMXFC) . . . . . . . . . . . . . . 142
9.5.4 PLL Analog Power Pin (V
9.5.5 Oscillator Enable Signal (SIMOSCEN). . . . . . . . . . . . . . . . 142
9.5.6 Crystal Output Frequency Signal (CGMXCLK) . . . . . . . . . 143
9.5.7 CGM Base Clock Output (CGMOUT). . . . . . . . . . . . . . . . . 143
9.5.8 CGM CPU Interrupt (CGMINT) . . . . . . . . . . . . . . . . . . . . . 143
9.6 CGM Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 143
9.6.1 PLL Control Register (PCTL) . . . . . . . . . . . . . . . . . . . . . . . 144
9.6.2 PLL Bandwidth Control Register (PBWC) . . . . . . . . . . . . . 146
9.6.3 PLL Programming Register (PPG) . . . . . . . . . . . . . . . . . . . 148
9.7 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 150
9.8 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 150
Clock Generator Module (CGM)
) . . . . . . . . . . . . . . . . . . . . . . 142
DDA
Technical Data
131