Table of Contents
Advertisement
List of Figures
Technical Data
22
Figure
8-1
SIM Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 111
8-2
SIM I/O Register Summary. . . . . . . . . . . . . . . . . . . . . . . . . . . 112
8-3
CGM Clock Signals. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112
8-4
External Reset Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114
8-5
Internal reset timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115
8-6
Sources of Internal Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115
8-7
POR Recovery . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116
8-8
Interrupt Entry Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 119
8-9
Interrupt Recovery Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . 119
8-10 Interrupt Processing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120
8-11 Interrupt Recognition Example . . . . . . . . . . . . . . . . . . . . . . . . 121
8-12 Wait Mode Entry Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 124
8-13 Wait Recovery from Interrupt or Break . . . . . . . . . . . . . . . . . . 125
8-14 Wait Recovery from Internal Reset. . . . . . . . . . . . . . . . . . . . . 125
8-15 Stop Mode Entry Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 126
8-16 Stop Mode Recovery from Interrupt or Break . . . . . . . . . . . . . 126
8-17 SIM Break Status Register (SBSR) . . . . . . . . . . . . . . . . . . . . 127
8-18 SIM Reset Status Register (SRSR) . . . . . . . . . . . . . . . . . . . . 128
8-19 SIM Break Flag Control Register (SBFCR) . . . . . . . . . . . . . . 129
9-1
CGM Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133
9-2
CGM I/O Register Summary. . . . . . . . . . . . . . . . . . . . . . . . . . 134
9-3
CGM External Connections . . . . . . . . . . . . . . . . . . . . . . . . . . 141
9-4
CGM I/O Register Summary. . . . . . . . . . . . . . . . . . . . . . . . . . 144
9-5
PLL Control Register (PCTL) . . . . . . . . . . . . . . . . . . . . . . . . . 144
9-7
PLL Bandwidth Control Register (PBWC) . . . . . . . . . . . . . . . 146
9-8
PLL Programming Register (PPG) . . . . . . . . . . . . . . . . . . . . . 148
10-1 Monitor Mode Circuit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 159
10-2 Monitor Data Format. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 161
10-3 Sample Monitor Waveforms . . . . . . . . . . . . . . . . . . . . . . . . . . 161
10-4 Read Transaction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 162
10-5 Break Transaction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 162
10-6 Monitor Mode Entry Timing. . . . . . . . . . . . . . . . . . . . . . . . . . . 167
11-1 TIMA Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 172
List of Figures
Title
MC68HC908AB32
Page
Rev. 1.0
-
MOTOROLA
Advertisement
Table of Contents
