Table of Contents
Advertisement
Table of Contents
Technical Data
16
16.10 Resetting the SPI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 298
16.11 Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 299
16.11.1 Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 299
16.11.2 Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 299
16.12 SPI During Break Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . 300
16.13 I/O Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 300
16.13.1 MISO (Master In/Slave Out) . . . . . . . . . . . . . . . . . . . . . . . . 301
16.13.2 MOSI (Master Out/Slave In) . . . . . . . . . . . . . . . . . . . . . . . . 301
16.13.3 SPSCK (Serial Clock). . . . . . . . . . . . . . . . . . . . . . . . . . . . . 302
16.13.4 SS (Slave Select) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 302
16.13.5 CGND (Clock Ground) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 303
16.14 I/O Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 304
16.14.1 SPI Control Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 304
16.14.2 SPI Status and Control Register . . . . . . . . . . . . . . . . . . . . 306
16.14.3 SPI Data Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 309
Section 17. Input/Output (I/O) Ports
17.1
Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 311
17.2
Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 312
17.3
Port A . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 316
17.3.1
Port A Data Register (PTA) . . . . . . . . . . . . . . . . . . . . . . . . 316
17.3.2
Data Direction Register A (DDRA) . . . . . . . . . . . . . . . . . . . 316
17.4
Port B . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 318
17.4.1
Port B Data Register (PTB) . . . . . . . . . . . . . . . . . . . . . . . . 318
17.4.2
Data Direction Register B (DDRB) . . . . . . . . . . . . . . . . . . . 319
17.5
Port C . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 320
17.5.1
Port C Data Register (PTC) . . . . . . . . . . . . . . . . . . . . . . . . 320
17.5.2
Data Direction Register C (DDRC). . . . . . . . . . . . . . . . . . . 321
17.6
Port D . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 323
17.6.1
Port D Data Register (PTD) . . . . . . . . . . . . . . . . . . . . . . . . 323
17.6.2
Data Direction Register D (DDRD). . . . . . . . . . . . . . . . . . . 324
17.6.3
Port D Input Pullup Enable Register (PTDPUE). . . . . . . . . 325
Table of Contents
MC68HC908AB32
Rev. 1.0
-
MOTOROLA
Advertisement
Table of Contents
