Xilinx ZCU102 User Manual page 96

Table 3-46: J5 HPC0 FMC Section E and F Connections to XCZU9EG U1
J5 Pin Schematic Net Name
E2 NC
E3 NC
E6 NC
E7 NC
E9 NC
E10 NC
E12 NC
E13 NC
E15 NC
E16 NC
E18 NC
E19 NC
E21 NC
E22 NC
E24 NC
E25 NC
E27 NC
E28 NC
E30 NC
E31 NC
E33 NC
E34 NC
E36 NC
E37 NC
E39 VADJ_FMC_BUS
ZCU102 Evaluation Board User Guide
UG1182 (v1.2) March 20, 2017
I/O
U1 Pin J5 Pin
Standard
F1
F4
F5
F7
F8
F10
F11
F13
F14
F16
F17
F19
F20
F22
F23
F25
F26
F28
F29
F31
F32
F34
F35
F37
F38
F40
www.xilinx.com
Chapter 3: Board Component Descriptions
Schematic Net Name
FMC_HPC0_PG_M2C
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
NC
VADJ_FMC_BUS
I/O
U1 Pin
Standard
P/U to 3.3V via
R277
96
Send Feedback