Xilinx Virtex-6 FPGA User Manual page 57

Gtx transceivers
Hide thumbs Also See for Virtex-6 FPGA:
Table of Contents

Advertisement

X-Ref Target - Figure 1-20
www.BDTIC.com/XILINX
Virtex-6 FPGA GTX Transceivers User Guide
UG366 (v2.5) January 17, 2011
LX240T: GTXE1_X0Y7
LX365T: GTXE1_X0Y7
LX550T: GTXE1_X0Y15
SX315T: GTXE1_X0Y7
SX475T: GTXE1_X0Y15
LX240T: GTXE1_X0Y6
LX365T: GTXE1_X0Y6
LX550T: GTXE1_X0Y14
SX315T: GTXE1_X0Y6
SX475T: GTXE1_X0Y14
QUAD_113
LX240T: GTXE1_X0Y5
LX365T: GTXE1_X0Y5
LX550T: GTXE1_X0Y13
SX315T: GTXE1_X0Y5
SX475T: GTXE1_X0Y13
LX240T: GTXE1_X0Y4
LX365T: GTXE1_X0Y4
LX550T: GTXE1_X0Y12
SX315T: GTXE1_X0Y4
SX475T: GTXE1_X0Y12
Figure 1-20: Placement Diagram for the FF1759 Package (6 of 9)
www.xilinx.com
AD3
MGTRXP3_113
AD4
MGTRXN3_113
MGTTXP3_113
AG1
MGTTXN3_113
AG2
MGTRXP2_113
AE5
AE6
MGTRXN2_113
MGTTXP2_113
AH3
MGTTXN2_113
AH4
AD8
MGTREFCLK1P_113
AD7
MGTREFCLK1N_113
MGTREFCLK0P_113
AF8
MGTREFCLK0N_113
AF7
AF3
MGTRXP1_113
AF4
MGTRXN1_113
AJ1
MGTTXP1_113
AJ2
MGTTXN1_113
AG5
MGTRXP0_113
AG6
MGTRXN0_113
MGTTXP0_113
AK3
AK4
MGTTXN0_113
Implementation
UG366_c1_20_051509
57

Advertisement

Table of Contents
loading

Table of Contents