Xilinx Virtex-6 FPGA User Manual page 48

Gtx transceivers
Hide thumbs Also See for Virtex-6 FPGA:
Table of Contents

Advertisement

Chapter 1: Transceiver and Tool Overview
X-Ref Target - Figure 1-11
www.BDTIC.com/XILINX
48
LX130T: GTXE1_X0Y15
LX195T: GTXE1_X0Y15
LX240T: GTXE1_X0Y15
LX365T: GTXE1_X0Y15
SX315T: GTXE1_X0Y15
SX475T: GTXE1_X0Y23
LX130T: GTXE1_X0Y14
LX195T: GTXE1_X0Y14
LX240T: GTXE1_X0Y14
LX365T: GTXE1_X0Y14
SX315T: GTXE1_X0Y14
SX475T: GTXE1_X0Y22
QUAD_115
LX130T: GTXE1_X0Y13
LX195T: GTXE1_X0Y13
LX240T: GTXE1_X0Y13
LX365T: GTXE1_X0Y13
SX315T: GTXE1_X0Y13
SX475T: GTXE1_X0Y21
LX130T: GTXE1_X0Y12
LX195T: GTXE1_X0Y12
LX240T: GTXE1_X0Y12
LX365T: GTXE1_X0Y12
SX315T: GTXE1_X0Y12
SX475T: GTXE1_X0Y20
Figure 1-11: Placement Diagram for the FF1156 Package (2 of 5)
www.xilinx.com
J3
MGTRXP3_115
MGTRXN3_115
J4
MGTTXP3_115
F1
MGTTXN3_115
F2
MGTRXP2_115
K5
MGTRXN2_115
K6
MGTTXP2_115
H1
MGTTXN2_115
H2
M6
MGTREFCLK1P_115
M5
MGTREFCLK1N_115
MGTREFCLK0P_115
P6
MGTREFCLK0N_115
P5
L3
MGTRXP1_115
L4
MGTRXN1_115
K1
MGTTXP1_115
K2
MGTTXN1_115
N3
MGTRXP0_115
N4
MGTRXN0_115
MGTTXP0_115
M1
MGTTXN0_115
M2
Virtex-6 FPGA GTX Transceivers User Guide
UG366 (v2.5) January 17, 2011
UG366_c1_11_051509

Advertisement

Table of Contents
loading

Table of Contents