Xilinx Virtex-6 FPGA User Manual page 49

Gtx transceivers
Hide thumbs Also See for Virtex-6 FPGA:
Table of Contents

Advertisement

X-Ref Target - Figure 1-12
www.BDTIC.com/XILINX
Virtex-6 FPGA GTX Transceivers User Guide
UG366 (v2.5) January 17, 2011
LX130T: GTXE1_X0Y11
LX195T: GTXE1_X0Y11
LX240T: GTXE1_X0Y11
LX365T: GTXE1_X0Y11
SX315T: GTXE1_X0Y11
SX475T: GTXE1_X0Y19
LX130T: GTXE1_X0Y10
LX195T: GTXE1_X0Y10
LX240T: GTXE1_X0Y10
LX365T: GTXE1_X0Y10
SX315T: GTXE1_X0Y10
SX475T: GTXE1_X0Y18
QUAD_114
LX130T: GTXE1_X0Y9
LX195T: GTXE1_X0Y9
LX240T: GTXE1_X0Y9
LX365T: GTXE1_X0Y9
SX315T: GTXE1_X0Y9
SX475T: GTXE1_X0Y17
LX130T: GTXE1_X0Y8
LX195T: GTXE1_X0Y8
LX240T: GTXE1_X0Y8
LX365T: GTXE1_X0Y8
SX315T: GTXE1_X0Y8
SX475T: GTXE1_X0Y16
Figure 1-12: Placement Diagram for the FF1156 Package (3 of 5)
www.xilinx.com
R3
MGTRXP3_114
R4
MGTRXN3_114
P1
MGTTXP3_114
P2
MGTTXN3_114
U3
MGTRXP2_114
U4
MGTRXN2_114
MGTTXP2_114
T1
MGTTXN2_114
T2
T6
MGTREFCLK1P_114
T5
MGTREFCLK1N_114
V6
MGTREFCLK0P_114
V5
MGTREFCLK0N_114
W3
MGTRXP1_114
W4
MGTRXN1_114
V1
MGTTXP1_114
V2
MGTTXN1_114
AA3
MGTRXP0_114
AA4
MGTRXN0_114
Y1
MGTTXP0_114
Y2
MGTTXN0_114
Implementation
UG366_c1_12_051509
49

Advertisement

Table of Contents
loading

Table of Contents