Table of Contents
Advertisement
Figure 3.2
SYM53C040 169-Ball BGA Top View
A1
A2
A3
NC
RD/
VSS_CORE
B1
B2
B3
NC
NC
WR/
C1
C2
C3
A10
NC
A8
D1
D2
D3
A14
A12
A11
E1
E2
E3
ALE
PSEN/
A15
F1
F2
F3
AD5
AD6
AD7
G1
G2
G3
AD1
AD2
AD3
H1
H2
H3
VDD_IO
SDA0
MPIO0_0
J1
J2
J3
MPIO0_3
MPIO0_4
MPIO0_5
K1
K2
K3
MPIO0_7
MPLED0_0 MPLED0_3 MPLED0_5
L1
L2
L3
MPLED0_2 MPLED0_4 MPLED0_6
M1
M2
M3
NC
NC
NC
N1
N2
N3
NC
NC
VDD_IO
A4
A5
A6
RESET/
SCL1
SD1+
B4
B5
B6
SD1 −
VDD_IO
SDA1
C4
C5
C6
SD0 −
CLK_SEL
TRST/
D4
D5
D6
VDD_CORE
TESTIN
SD0+
E4
E5
E6
A13
A9
VDD_SCSI
F4
F5
F6
VDD_IO
AD4
CLK
G4
G5
G6
AD0
SCL0
VSS_IO
H4
H5
H6
MPIO0_1
MPIO0_2
MPIO0_6
J4
J5
J6
MPLED0_1 MPLED0_7 MPLED1_3
K4
K5
K6
MPIO1_2
MPIO1_7
L4
L5
L6
MPIO1_0
MPIO1_4
MPLED1_0 MPLED1_4
M4
M5
M6
MPIO1_1
MPIO1_5
MPLED1_1 MPLED1_5
N4
N5
N6
MPIO1_3
MPIO1_6
MPLED1_2 MPLED1_6 VSS_CORE MPIO2_4
A7
A8
A9
SD4 −
SD6 −
SD3+
B7
B8
B9
SD3 −
SD5+
SD7+
C7
C8
C9
SD5 −
SD7 −
VDD_SCSI
D7
D8
D9
SD2 −
SD6+
SDP0+
E7
E8
E9
SD2+
SD4+
RBIAS+
F7
F8
F9
VSS_IO
SMSG+
SCD+
G7
G8
G9
VSS_IO
VSS_IO
SIO+
H7
H8
H9
−
VSS_IO
MPIO2_6
SHID1
J7
J8
J9
MPIO2_0 VDD_CORE MPLED2_7
K7
K8
K9
MPLED1_7
MPIO2_3
MPLED2_1 MPLED2_5
L7
L8
L9
MPIO2_2
VDD_IO
M7
M8
M9
MPIO2_1
MPIO2_5
N7
N8
N9
A10
A11
A12
SATN −
VDD_SCSI
NC
B10
B11
B12
SDP0 −
NC
NC
C10
C11
C12
RBIAS −
SBSY −
SATN+
D10
D11
D12
SBSY+
SACK+
SRST+
E10
E11
E12
−
SMSG
VDD_SCSI
SSEL+
F10
F11
F12
−
−
SCD
SREQ
VDD_SCSI
G10
G11
G12
−
−
SIO
SHID0
SHID1+
H10
H11
H12
−
TDI
SHID2
DIFFSENS
J10
J11
J12
MPIO3_3
TDO
TMS
K10
K11
K12
MPIO3_1
MPIO3_2
L10
L11
L12
MPLED2_3 MPLED2_6
NC
M10
M11
M12
MPLED2_0 MPLED2_4
NC
N10
N11
N12
MPIO2_7
MPLED2_2
NC
A13
NC
B13
NC
C13
SACK −
D13
SRST −
E13
−
SSEL
F13
SREQ+
G13
SHID0+
H13
SHID2+
J13
TCK
K13
VDD_IO
L13
MPIO3_0
M13
NC
N13
NC
Advertisement
Table of Contents
