Xilinx Virtex-4 ML461 User Manual page 78

Appendix A: FPGA Pinouts
Table A-4: FPGA #4 Pinout (Continued)
Signal Name
LVDS_TX3
LVDS_TX4
LVDS_TX5
LVDS_TX6
LVDS_TX7
LVDS_TX8
LVDS_TX9
LVDS_TX10
LVDS_TX11
LVDS_TX12
LVDS_TX13
LVDS_TX14
LVDS_TX15]
LVDS_TX16
LVDS_TX17
LVDS_TX18
LVDS_TX19
LVDS_TX20
LVDS_TX21
LVDS_TX22
LVDS_TX23
LVDS_TX24
LVDS_TX25
LVDS_TX26
LVDS_TX27
LVDS_TX28
LVDS_TX29
LVDS_TX30
LVDS_TX31
TXPICLKN
TXPICLKP
TXPCLKP
78
Pin Signal Name
J4 TXPCLKN
K7 SFP0_TXP
K6 SFP0_TXN
J2 SFP1_TXP
J1 SFP1_TXN
L7 SFP2_TXP
L6 SFP2_TXN
K5 XEN_TX0P
K4 XEN_TX0N
K3 XEN_TX1P
K2 XEN_TX1N
L4 XEN_TX2P
L3 XEN_TX2N
M8 XEN_TX3P
L8 XEN_TX3N
L1 LVDS_RX0
K1 LVDS_RX1
M2 LVDS_RX2
M1 LVDS_RX3
M4 LVDS_RX4
M3 LVDS_RX5
N7 LVDS_RX6
M7 LVDS_RX7
P5 LVDS_RX8
P4 LVDS_RX9
P8 LVDS_RX10
N8 LVDS_RX11
P7 LVDS_RX12
P6 LVDS_RX13
R2 LVDS_RX14
R1 LVDS_RX15
R6 LVDS_RX16
www.xilinx.com Virtex-4 ML461 Development Board User Guide
Pin
R5
R8
R7
T4
T3
T7
T6
V4
U4
V2
V1
T8
U7
U6
U5
W2
W1
V6
V5
W7
V7
W6
W5
Y2
Y1
AA4
AA3
Y6
Y5
AB1
AA1
AC4
UG079 (v1.1) September 5, 2007
R