DEC Digital Alpha VME 4/224 User Manual page 9

10.2.3 Interprocessor Communication . . . . . . . . . . . . . . . . . . .
10.2.3.1 Interprocessor Communication Registers . . . . . . . .
Interprocessor Communication Global Switches . . .
10.2.3.2
Interprocessor Communication Module
10.2.3.3
Switches . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10.3 System Controller Operation . . . . . . . . . . . . . . . . . . . . . . .
10.3.1 Arbitrating the VMEbus . . . . . . . . . . . . . . . . . . . . . . .
10.3.1.1 Requesting the VMEbus . . . . . . . . . . . . . . . . . . . . .
Releasing the VMEbus . . . . . . . . . . . . . . . . . . . . . .
10.3.1.2
System Clock Output . . . . . . . . . . . . . . . . . . . . . . . . . .
10.3.2
10.3.3 Timeout Timers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10.3.3.1 Arbitration Timers . . . . . . . . . . . . . . . . . . . . . . . . .
10.3.3.2 VMEbus Transfer Timers . . . . . . . . . . . . . . . . . . . .
10.3.3.3 Local Bus Transfer Timer . . . . . . . . . . . . . . . . . . .
VMEbus Interrupt Handling . . . . . . . . . . . . . . . . . . . .
10.3.4
Byte Swapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10.4
10.4.1 DC7407 Byte Swapping . . . . . . . . . . . . . . . . . . . . . . . .
10.4.2 VIC64 Byte Swapping . . . . . . . . . . . . . . . . . . . . . . . . .
10.5 Initializing the VME Interface . . . . . . . . . . . . . . . . . . . . . .
10.5.1 VME PCI Configuration Registers . . . . . . . . . . . . . . . .
Programming Scatter-Gather RAM . . . . . . . . . . . . . . .
10.5.2
Configuring the VIC64 . . . . . . . . . . . . . . . . . . . . . . . . .
10.5.3
10.6 Summary of VME Interface Registers . . . . . . . . . . . . . . . .
10.7 VME Subsystem Restrictions (as of 03-Jun-94) . . . . . . . . .
10.7.1 Collision of VIC64 Master Write Posting with Master
Block Transfers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
VIC64 Errata: A16 Master Cycles During
10.7.2
Interleave . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
11 System Interrupts
11.1 System Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Xilinx Interrupt Controller . . . . . . . . . . . . . . . . . . . . . .
11.1.1
11.1.2 VIC64 Chip System Interrupt Controller . . . . . . . . . . .
11.1.2.1 Basic Operation . . . . . . . . . . . . . . . . . . . . . . . . . . .
11.1.3 VIC64 Chip Interrupt Sources . . . . . . . . . . . . . . . . . . .
11.1.3.1 Local Device Interrupts . . . . . . . . . . . . . . . . . . . . .
VMEbus Interrupt Requests . . . . . . . . . . . . . . . . .
11.1.3.2
Status/Error Interrupts . . . . . . . . . . . . . . . . . . . . .
11.1.3.3
11.1.4 SIO Chip Programmable Interrupt Controller . . . . . . .
11.1.4.1 Nonmaskable System Events . . . . . . . . . . . . . . . . .
11.1.4.2 NMI Status and Control Register . . . . . . . . . . . . .
11.1.4.3 EPIC Interrupt . . . . . . . . . . . . . . . . . . . . . . . . . . .
10-14
10-14
10-14
10-15
10-17
10-18
10-18
10-19
10-21
10-21
10-21
10-22
10-23
10-23
10-26
10-26
10-27
10-30
10-30
10-31
10-32
10-37
10-40
10-40
10-40
11-1
11-2
11-4
11-5
11-6
11-6
11-7
11-8
11-11
11-11
11-12
11-13
ix