9.2.1
9.2.2
9.2.3
9.2.4
9.2.5
9.2.6
9.2.7
9.2.8
ROM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9.3
9.4
Super I/O Chip . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9.4.1
9.4.2
9.5
TOY Clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9.6
9.6.1
9.6.2
9.7
9.7.1
Interval Timing Control Register . . . . . . . . . . . . . . . . .
9.7.2
Timer Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Timer Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9.7.3
Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9.7.4
9.7.5
9.8
Watchdog Timer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
9.9
Nonvolatile RAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10.1
VMEbus Master . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10.1.1
10.1.1.1
10.1.1.2
Data Transfers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
10.1.2
10.1.2.1
10.1.2.2
10.1.3
10.2
10.2.1
10.2.2
viii
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . .
9-5
9-6
9-8
9-8
9-12
9-14
9-14
9-16
9-17
9-18
9-18
9-19
9-21
9-22
9-23
9-24
9-25
9-26
9-28
9-29
9-31
9-32
9-33
9-36
10-2
10-4
10-6
10-6
10-7
10-7
10-7
10-9
10-9
10-10
10-12