Hitachi H8S/2338 Series Hardware Manual page 642

Table A-1 Instruction Set (cont)
(5) Bit-Manipulation Instructions (cont)
Mnemonic
BTST BTST #xx:3,@aa:32
BTST Rn,Rd
BTST Rn,@ERd
BTST Rn,@aa:8
BTST Rn,@aa:16
BTST Rn,@aa:32
BLD BLD #xx:3,Rd
BLD #xx:3,@ERd
BLD #xx:3,@aa:8
BLD #xx:3,@aa:16
BLD #xx:3,@aa:32
BILD BILD #xx:3,Rd
BILD #xx:3,@ERd
BILD #xx:3,@aa:8
BILD #xx:3,@aa:16
BILD #xx:3,@aa:32
BST BST #xx:3,Rd
BST #xx:3,@ERd
BST #xx:3,@aa:8
Addressing Mode/
Instruction Length (Bytes)
¬ (#xx:3 of @aa:32)→Z
B 8
¬ (Rn8 of Rd8)→Z
B 2
¬ (Rn8 of @ERd)→Z
B 4
¬ (Rn8 of @aa:8)→Z
B 4
¬ (Rn8 of @aa:16)→Z
B 6
¬ (Rn8 of @aa:32)→Z
B 8
(#xx:3 of Rd8)→C
B 2
(#xx:3 of @ERd)→C
B 4
(#xx:3 of @aa:8)→C
B 4
(#xx:3 of @aa:16)→C
B 6
(#xx:3 of @aa:32)→C
B 8
¬ (#xx:3 of Rd8)→C
B 2
¬ (#xx:3 of @ERd)→C
B 4
¬ (#xx:3 of @aa:8)→C
B 4
¬ (#xx:3 of @aa:16)→C
B 6
¬ (#xx:3 of @aa:32)→C
B 8
C→(#xx:3 of Rd8)
B 2
C→(#xx:3 of @ERd)
B 4
C→(#xx:3 of @aa:8)
B 4
Condition Code
Operation I H N Z V C
— — —
— — —
— — —
— — —
— — —
— — —
— — — — —
— — — — —
— — — — —
— — — — —
— — — — —
— — — — —
— — — — —
— — — — —
— — — — —
— — — — —
— — — — — —
— — — — — —
— — — — — —
1
No. of States*
Advanced
— — 5
— — 1
— — 3
— — 3
— — 4
— — 5
1
3
3
4
5
1
3
3
4
5
1
4
4