Table of Contents
Advertisement
Table 3-2: DDR4 Memory 80-bit I/F C1 to FPGA U1 Banks 71, 72, and 73 (Cont'd)
FPGA (U1)
Schematic Net Name
Pin
P22
DDR4_C1_DQ45
T23
DDR4_C1_DQ46
R23
DDR4_C1_DQ47
A19
DDR4_C1_DQS4_T
A18
DDR4_C1_DQS4_C
N22
DDR4_C1_DQS5_T
M22
DDR4_C1_DQS5_C
B18
DDR4_C1_DM4
P20
DDR4_C1_DM5
K24
DDR4_C1_DQ48
J24
DDR4_C1_DQ49
M21
DDR4_C1_DQ50
L21
DDR4_C1_DQ51
K21
DDR4_C1_DQ52
J21
DDR4_C1_DQ53
K22
DDR4_C1_DQ54
J22
DDR4_C1_DQ55
H23
DDR4_C1_DQ56
H22
DDR4_C1_DQ57
E23
DDR4_C1_DQ58
E22
DDR4_C1_DQ59
F21
DDR4_C1_DQ60
E21
DDR4_C1_DQ61
F24
DDR4_C1_DQ62
F23
DDR4_C1_DQ63
M20
DDR4_C1_DQS6_T
L20
DDR4_C1_DQS6_C
H24
DDR4_C1_DQS7_T
G23
DDR4_C1_DQS7_C
L23
DDR4_C1_DM6
G22
DDR4_C1_DM7
A24
DDR4_C1_DQ64
A23
DDR4_C1_DQ65
C24
DDR4_C1_DQ66
VCU118 Board User Guide
UG1224 (v1.0) December 15, 2016
I/O Standard
POD12_DCI
POD12_DCI
POD12_DCI
DIFF_POD12_DCI
DIFF_POD12_DCI
DIFF_POD12_DCI
DIFF_POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
DIFF_POD12_DCI
DIFF_POD12_DCI
DIFF_POD12_DCI
DIFF_POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
POD12_DCI
www.xilinx.com
Chapter 3: Board Component Descriptions
Component Memory
Pin #
Pin Name
C8
DQU5
D3
DQU6
D7
DQU7
G3
DQSL_T
F3
DQSL_C
B7
DQSU_T
A7
DQSU_C
E7
DML_B/DBIL_B
E2
DMU_B/DBIU_B
G2
DQL0
F7
DQL1
H3
DQL2
H7
DQL3
H2
DQL4
H8
DQL5
J3
DQL6
J7
DQL7
A3
DQU0
B8
DQU1
C3
DQU2
C7
DQU3
C2
DQU4
C8
DQU5
D3
DQU6
D7
DQU7
G3
DQSL_T
F3
DQSL_C
B7
DQSU_T
A7
DQSU_C
E7
DML_B/DBIL_B
E2
DMU_B/DBIU_B
G2
DQL0
F7
DQL1
H3
DQL2
Send Feedback
Ref. Des.
U62
U62
U62
U62
U62
U62
U62
U62
U62
U63
U63
U63
U63
U63
U63
U63
U63
U63
U63
U63
U63
U63
U63
U63
U63
U63
U63
U63
U63
U63
U63
U64
U64
U64
24
Advertisement
Table of Contents
